多基岛引线框架、引线框架阵列及封装体制造技术

技术编号:18353393 阅读:103 留言:0更新日期:2018-07-02 04:46
本发明专利技术提供一种多基岛引线框架、引线框架阵列及封装体。所述引线框架包括至少三个用于放置芯片的基岛、多个第一类型引脚与多个第二类型引脚,所述第一类型引脚与所述第二类型引脚分别设置在所述基岛的两侧,所述第一类型引脚的电压低于所述第二类型引脚的电压。本发明专利技术的优点在于,低压引脚及高压引脚分别设置在基岛的两侧,避免引脚之间由于高低电压差异比较大,而引起的相互之间击穿的情况发生,进而满足封装或可靠性的要求。

【技术实现步骤摘要】
多基岛引线框架、引线框架阵列及封装体
本专利技术涉及半导体封装领域,尤其涉及一种多基岛引线框架、引线框架阵列及封装体。
技术介绍
最近几年,集成电路IC设计、制造行业得到飞速发展,封装技术也得到了大幅提升。封装是整个集成电路制造过程中重要一环,它具有散热和保护功能。封装工艺能够将芯片密封,隔绝外界污染及外力对芯片的破坏。在半导体封装中,为了实现封装体的多功能,会将两颗芯片封装在一个封装体中。例如,LED驱动芯片采用一颗IC加一颗金属-氧化物-半导体晶体管(MOS)的模式。对于小功率方案,采用SOP-8封装所述LED驱动芯片,而对于大功率方案,则采用DIP-8封装所述LED驱动芯片。随着技术的进步,在一个封装体中封装两颗芯片已经不能满足需求。在一个封装体中封装多颗芯片,成为了技术发展的方向。在封装体中,若采用双基岛框架,则在一个基岛上需要放置至少两个芯片,芯片之间用绝缘胶水进行隔离。其缺点在于,在高温情况下绝缘胶有被高压击穿的风险。在封装体中,若采用当下通常的多基岛框架,则在每一个基岛上放置一个芯片。其缺点在于,在实际应用时,各引脚因为高低电压差异比较大,非常容易相互之间击穿,进而无法满足封装或可靠性的要求。以LED驱动芯片为例,采用一颗IC+两颗金属-氧化物-半导体晶体管(MOS)的模式,来实现两路或多路驱动。图1是现有的LED驱动芯片的引线框架的结构示意图。所述引线框架包括三个基岛101、102、103,其中,基岛101上可设置IC芯片,基岛102及基岛103上可分别设置MOS芯片,在基岛的周围设置有多个引脚。其中,在引脚104和引脚105之间、引脚106和引脚107之间、引脚108和引脚109之间高低电压差异比较大,非常容易相互之间击穿,进而无法满足封装或可靠性的要求。
技术实现思路
本专利技术所要解决的技术问题是,提供一种多基岛引线框架、引线框架阵列及封装体。为了解决上述问题,本专利技术提供了一种多基岛引线框架,包括至少三个用于放置芯片的基岛、多个第一类型引脚与多个第二类型引脚,所述第一类型引脚与所述第二类型引脚分别设置在所述基岛的两侧,所述第一类型引脚的电压低于所述第二类型引脚的电压。在一实施例中,所述引线框架包括一个第一基岛及至少两个第二基岛,所述第一基岛用于放置IC芯片,所述第一基岛与多个所述第一类型引脚中的一个直接连接,所述第二基岛用于放置分立器件,每一个所述第二基岛分别与所述第二类型引脚中的一个直接连接。在一实施例中,所述第一基岛的面积大于所述第二基岛的面积,所有所述第二基岛设置在所述第一基岛的同一侧。在一实施例中,所述第一类型引脚至少为三个。在一实施例中,所述第二类型引脚至少为三个。本专利技术还提供一种引线框架阵列,包括上述的引线框架,多个引线框架之间通过框架连筋连接。本专利技术还提供一种封装体,包括一引线框架、至少三个芯片及塑封所述引线框架及所述芯片的塑封体;所述引线框架包括至少三个基岛、多个第一类型引脚与多个第二类型引脚,所述第一类型引脚与所述第二类型引脚分别设置在所述基岛的两侧,所述第一类型引脚的电压低于所述第二类型引脚的电压,所述芯片分别设置在所述基岛上。在一实施例中,所述引线框架包括一个第一基岛及至少两个第二基岛,所述第一基岛上放置IC芯片,所述第二基岛上放置分立器件,所述第一基岛与多个所述第一类型引脚中的一个直接连接,每一个所述第二基岛分别与多个所述第二类型引脚中的一个直接连接。在一实施例中,所述第一基岛上的芯片及所述第二基岛上的芯片彼此电连接。本专利技术的优点在于,低压引脚及高压引脚分别设置在基岛的两侧,避免引脚之间由于高低电压差异比较大,而引起的相互之间击穿的情况发生,进而满足封装或可靠性的要求。附图说明图1是现有的LED驱动芯片的引线框架的结构示意图;图2是本专利技术多基岛引线框架的结构示意图;图3是本专利技术多基岛引线框架的另一结构示意图;图4是本专利技术引线框架阵列的结构示意图;图5是本专利技术一个实施例的封装体的打线结构示意图。具体实施方式下面结合附图对本专利技术提供的多基岛引线框架、引线框架阵列及封装体的具体实施方式做详细说明。图2是本专利技术多基岛引线框架的结构示意图。请参阅图2,本专利技术一种多基岛引线框架包括至少三个用于放置芯片的基岛、多个第一类型引脚300与多个第二类型引脚400。其中采用虚线框示意性地标示出封装线A的位置。所述第一类型引脚300与所述第二类型引脚400分别设置在所述基岛的两侧。所述第一类型引脚300的电压低于所述第二类型引脚400电压。即所述第一类型引脚300为低压引脚,其设置在基岛的一侧,所述第二类型引脚400为高压引脚,其设置在基岛的另一侧。其中,引脚为高压引脚还是低压引脚取决于形成封装体后引脚与芯片的连接关系。在后续形成封装体后,所述第一类型引脚300作为芯片的低压输出,所述第二类型引脚400作为芯片的高压输出。低压引脚及高压引脚分别设置在基岛的两侧,避免引脚之间由于高低电压差异比较大,而引起的相互之间击穿的情况发生,进而满足封装或可靠性的要求。在本专利技术一些实施例中,所述引线框架包括一个第一基岛201及至少两个第二基岛。在本实施例中,以所述引线框架包括一个第一基岛201及两个第二基岛202及203为例进行描述。在其他实施例中,所述引线框架可以包括多个第一基岛及多个所述第二基岛。所述第一基岛201用于放置IC芯片,所述IC芯片即为集成电路芯片。所述第二基岛202及203用于放置分立器件。所述分立器件包括但不限于二极管、三极管、MOS管、晶闸管等。进一步,所述第一基岛201与多个所述第一类型引脚300中的一个直接连接。在本实施例中,所述第一基岛201与多个所述第一类型引脚300中的一个直接连接,该引脚可以连接第一基岛201上的芯片的低压引脚,例如,作接地功能使用。每一个所述第二基岛分别与多个所述第二类型引脚400中的一个直接连接,在本实施例中,第二基岛202及203分别与多个所述第二类型引脚400中的一个直接连接,由于该引脚直接与第二基岛202及203连接,在后续使用时,其作为高压引脚使用。进一步,所述第一基岛201的面积大于所述第二基岛的面积,所有所述第二基岛设置在所述第一基岛201的同一侧。在本实施例中,所述第一基岛201的面积大于所述第二基岛202及203的面积,所述第二基岛202及203设置在所述第一基岛201的同一侧,进而缩小封装体体积。进一步,所述第一类型引脚300的数量至少为三个,所述第二类型引脚400的数量至少为三个。所述第一类型引脚300的数量与所述第二类型引脚400的数量可根据实际使用情况设定。所述第一类型引脚300与所述第二类型引脚400的数量可以相同,也可以不同。在本实施例中,如图2所示,所述第一类型引脚300包括三个引脚,其中一个引脚与所述第一基岛201直接连接。所述第二类型引脚400包括四个引脚,其中两个引脚分别与第二基岛202及203直接连接。在本专利技术其它实施例中,如图3所示,所述第一类型引脚300还可以包括一空引脚301,所述空引脚301为备用引脚。图4是本专利技术引线框架阵列的结构示意图;所述引线框架阵列500包括多个上述的引线框架501,多个引线框架501之间通过框架连筋502连接。每一引线框架501的结构与上述的引线框架的结构相同,不再赘本文档来自技高网
...
多基岛引线框架、引线框架阵列及封装体

【技术保护点】
1.一种多基岛引线框架,其特征在于,包括至少三个用于放置芯片的基岛、多个第一类型引脚与多个第二类型引脚,所述第一类型引脚与所述第二类型引脚分别设置在所述基岛的两侧,所述第一类型引脚的电压低于所述第二类型引脚的电压。

【技术特征摘要】
1.一种多基岛引线框架,其特征在于,包括至少三个用于放置芯片的基岛、多个第一类型引脚与多个第二类型引脚,所述第一类型引脚与所述第二类型引脚分别设置在所述基岛的两侧,所述第一类型引脚的电压低于所述第二类型引脚的电压。2.根据权利要求1所述的多基岛引线框架,其特征在于,所述引线框架包括一个第一基岛及至少两个第二基岛,所述第一基岛用于放置IC芯片,所述第一基岛与多个所述第一类型引脚中的一个直接连接,所述第二基岛用于放置分立器件,每一个所述第二基岛分别与所述第二类型引脚中的一个直接连接。3.根据权利要求2所述的多基岛引线框架,其特征在于,所述第一基岛的面积大于所述第二基岛的面积,所有所述第二基岛设置在所述第一基岛的同一侧。4.根据权利要求1所述的多基岛引线框架,其特征在于,所述第一类型引脚至少为三个。5.根据权利要求1所述的多基岛引线框架,其特征在于,所述第二类型引脚至少为三...

【专利技术属性】
技术研发人员:孙顺根李阳德
申请(专利权)人:上海晶丰明源半导体股份有限公司
类型:发明
国别省市:上海,31

网友询问留言 已有0条评论
  • 还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。

1