一种自动分流I/F转换电路的退出分流控制电路及方法技术

技术编号:18304348 阅读:36 留言:0更新日期:2018-06-28 13:21
本发明专利技术提供一种自动分流I/F转换电路的退出分流控制电路及方法,采用FPGA或CPLD实现,其组成包括时钟管理单元、直接转换状态同步D触发器、分流转换状态低频同步D触发器、分流转换状态高频同步D触发器、计数输入逻辑与门、计数清零逻辑或门、同步加法计数器、退出分流控制逻辑运算单元、退出分流控制锁存及解锁单元以及退出分流控制同步输出D触发器。本发明专利技术通过输入电流积分段计时监测输入电流的大小,通过改变分流控制逻辑运算单元,即可改变退出分流点,退出分流点设置灵活,与进入分流点的滞后量可根据需要任意调整;无需增加外围模拟电路,有利于自动分流电流/频率转换电路的小型化,使其应用范围更广。

An automatic shunting control circuit and method for automatic shunting I/F conversion circuit

The present invention provides an exit shunt control circuit and a method of automatic shunting I/F conversion circuit. It is realized by FPGA or CPLD, which consists of clock management unit, direct conversion state synchronous D trigger, shunt conversion state low frequency synchronous D trigger, shunt conversion state high frequency synchronous D trigger, counting input logic and gate, Count zero logic or gate, synchronous addition counter, exit distributary control logic unit, exit distributary control latch and unlock unit, and exit distributary control synchronous output D trigger. This invention can monitor the input current by the input current integral section. By changing the logic operation unit of the shunt control, the present invention can change the exit point and exit the shunt point, and the delay of the shunt point can be adjusted according to the need. The miniaturization of frequency conversion circuit makes its application scope wider.

【技术实现步骤摘要】
一种自动分流I/F转换电路的退出分流控制电路及方法
本专利技术涉及一种自动分流I/F转换电路的退出分流控制电路及方法。
技术介绍
电流/频率转换电路主要用于惯性导航领域,也称I/F转换电路,其主要功能是将电流信号转换成与之成正比的频率脉冲信号电流/频率转换电路属于A/D转换领域。电流/频率转换电路有三种:第一种是对输入电流直接进行转换;第二种是对输入电流进行分流处理后转换;第三种是当输入电流较小时对输入电流直接进行转换,当输入电流较大时对输入电流进行分流处理后转换。第三种方式是第一种方式和第二种方式的融合,当两种状态之间的切换自主完成而不需要外界控制时,称为自动分流I/F转换电路。自动分流I/F转换电路涉及两种工作状态之间的切换:直接转换状态切换到分流转换状态(进入分流)、分流转换状态切换到直接转换状态(退出分流),专利CN201854263U即公开了此类转换电路。此类电路同时存在一些缺陷,在分流状态转换到直接转换状态时,退出分流的控制比较复杂,要解决输入电流大小监测、进入分流点与退出分流点间滞后量设置、退出分流状态锁存与解锁等问题,如采用模拟电路实现如上控制,需额外增加调理电路、比较电路等,硬件增加较多,受产品布局面积等限制,实现困难。
技术实现思路
本专利技术的目的是提供一种自动分流I/F转换电路的退出分流控制电路及方法。采用FPGA或CPLD实现,全数字化实现,减少外围电路,有利于产品小型化。本专利技术的技术方案如下:一种自动分流I/F转换电路的退出分流控制电路,采用FPGA或CPLD全数字化实现,其组成包括时钟管理单元、直接转换状态同步D触发器、分流转换状态低频同步D触发器、分流转换状态高频同步D触发器、计数输入逻辑与门、计数清零逻辑或门、同步加法计数器、退出分流控制逻辑运算单元、退出分流控制锁存及解锁单元以及退出分流控制同步输出D触发器;所述分流转换状态低频同步D触发器和分流转换状态高频同步D触发器输出电平信号至计数输入逻辑与门,所述分流转换状态低频同步D触发器输出的电平信号经非门至计数清零逻辑或门;所述直接转换状态同步D触发器输出电平信号至计数清零逻辑或门以及退出分流控制锁存及解锁单元;所述计数输入逻辑与门和计数清零逻辑或门输出信号至同步加法计数器使同步加法计数器计数或清零;所述同步加法计数器输出至退出分流控制逻辑运算单元,所述退出分流控制逻辑运算单元输出电平信号至退出分流控制锁存及解锁单元,所述退出分流控制锁存及解锁单元输出电平信号至退出分流控制同步输出D触发器,所述退出分流控制同步输出D触发器输出退出分流控制信号并至计数清零逻辑或门。其中,所述时钟管理单元为直接转换状态同步D触发器、分流转换状态低频同步D触发器、分流转换状态高频同步D触发器、计数输入逻辑与门、退出分流控制锁存及解锁单元、退出分流控制同步输出D触发器提供工作时钟,所述分流转换状态高频同步D触发器和计数输入逻辑与门的同步时钟为四倍频基本工作时钟,所述退出分流控制锁存及解锁单元的同步时钟为八倍频基本工作时钟。所述退出分流控制电路的输入包括时钟、分流状态比较信号、直接转换状态比较信号,其最终输出为退出分流控制信号。所述输入分流状态比较信号、直接转换状态比较信号是I/F转换电路积分电路输出与设定的门限电平比较得出的信号,其中,分流状态比较信号始终为高电平时,表示I/F转换电路工作在直接转换工作状态;分流状态比较信号由高电平变为低电平时,表示I/F转换电路将进入分流转换工作状态。本专利技术还提供一种自动分流I/F转换电路退出分流的控制方法,通过以下步骤完成:S1、分流状态比较信号由高电平变为低电平,表示I/F转换电路将进入分流转换工作状态,所述分流转换状态低频同步D触发器和高频同步D触发器对分流状态比较信号进行同步,且所述分流转换状态低频同步D触发器经非门通过计数清零逻辑或门,将同步加法计数器清零;S2、判断所述分流转换状态低频同步D触发器的输出是高电平或低电平,若输出为低电平,则继续在分流状态下进行工作,并通过计数清零逻辑或门,将同步加法计数器清零,若输出为高电平,则为计数开始信号,此时分流转换状态高频同步D触发器的输出也为高电平,进行S3;S3、所述分流转换状态低频同步D触发器和高频同步D触发器的输出均为高电平,其通过计数输入逻辑与门使同步加法计数器开始计数;S4、判断所述分流转换状态高频同步D触发器的输出是高电平或低电平,若输出为高电平,则同步加法计数器继续计数,若输出为低电平,则为计数停止信号,进入S5;S5、所述同步加法计数器的输出代表I/F转换电路输入电流大小,其与退出分流控制逻辑运算单元设定的门限值进行比较,若同步加法计数器的输出未达到设定的门限值,则继续重复S2,若同步加法计数器的输出达到设定的门限值,则进行S6;S6、所述同步加法计数器的输出达到退出分流控制逻辑运算单元设定的门限值时,退出分流控制逻辑运算单元的输出变为高电平,此时,表示发出退出分流指令,所述退出分流控制锁存及解锁单元锁存退出分流指令;S7、所述退出分流控制锁存及解锁单元的输出经退出分流控制同步输出D触发器同步后,发出退出分流控制信号,并通过计数清零逻辑或门,将同步加法计数器清零,此时所述直接转换状态同步D触发器的输出为低电平;S8、当所述直接转换状态同步D触发器的输出变为高电平,表示I/F转换完成退出分流,并通过计数清零逻辑或门,将同步加法计数器清零,此时,表示I/F转换电路处于直接转换状态;S9、解锁退出分流指令。本专利技术的有益效果:本专利技术采用全数字实现退出分流控制,用CPLD或FPGA即可实现,通过输入电流积分段计时监测输入电流的大小,通过改变分流控制逻辑运算单元,即可改变退出分流点,退出分流点设置灵活,与进入分流点的滞后量可根据需要任意调整;无需增加外围模拟电路,有利于自动分流I/F转换电路的小型化,使其应用范围更广。附图说明图1为本专利技术所提供的一种自动分流I/F转换电路退出分流控制电路一种实施例的结构示意图;图2为本专利技术提供的一种退出分流控制锁存及解锁单元的一种实施例的结构示意图;图3为本专利技术所提供的一种自动分流I/F转换电路退出分流控制方法一种实施例的流程图。具体实施方式下面参照附图来说明本专利技术的实施例。在本专利技术的一个附图或一种实施方式中描述的元素和特征可以与一个或者更多个其他附图或实施方式中示出的元素和特征相结合。应当注意,为了清楚目的,附图和说明中省略了与本专利技术无关的、本领域普通技术人员已知的部件和处理的表示和描述。实施例1参考图1-2,本实施例提供一种自动分流I/F转换电路的退出分流控制电路,采用FPGA或CPLD全数字化实现,其组成包括:时钟管理单元1、直接转换状态同步D触发器2、分流转换状态低频同步D触发器3、分流转换状态高电平频同步D触发器4、计数输入逻辑与门5、计数清零逻辑或门6、同步加法计数器7、退出分流控制逻辑运算单元8、退出分流控制锁存及解锁单元9、退出分流控制同步输出D触发器10以及非门11。进一步地,所述退出分流控制电路的输入包括时钟、分流状态比较信号、直接转换状态比较信号,其输出为退出分流控制信号。所述输入分流状态比较信号、直接转换状态比较信号是I/F转换电路积分电路输出与设定的高、低两个门限电平比较得出的信号。当积分本文档来自技高网...
一种自动分流I/F转换电路的退出分流控制电路及方法

【技术保护点】
1.一种自动分流I/F转换电路的退出分流控制电路,其特征在于:包括时钟管理单元、直接转换状态同步D触发器、分流转换状态低频同步D触发器、分流转换状态高频同步D触发器、计数输入逻辑与门、计数清零逻辑或门、同步加法计数器、退出分流控制逻辑运算单元、退出分流控制锁存及解锁单元以及退出分流控制同步输出D触发器;所述分流转换状态低频同步D触发器和分流转换状态高频同步D触发器输出电平信号至计数输入逻辑与门,所述分流转换状态低频同步D触发器输出的电平信号经非门至计数清零逻辑或门;所述直接转换状态同步D触发器输出电平信号至计数清零逻辑或门以及退出分流控制锁存及解锁单元;所述计数输入逻辑与门和计数清零逻辑或门输出信号至同步加法计数器使同步加法计数器计数或清零;所述同步加法计数器输出至退出分流控制逻辑运算单元,所述退出分流控制逻辑运算单元输出电平信号至退出分流控制锁存及解锁单元,所述退出分流控制锁存及解锁单元输出电平信号至退出分流控制同步输出D触发器,所述退出分流控制同步输出D触发器输出退出分流控制信号并至计数清零逻辑或门。

【技术特征摘要】
1.一种自动分流I/F转换电路的退出分流控制电路,其特征在于:包括时钟管理单元、直接转换状态同步D触发器、分流转换状态低频同步D触发器、分流转换状态高频同步D触发器、计数输入逻辑与门、计数清零逻辑或门、同步加法计数器、退出分流控制逻辑运算单元、退出分流控制锁存及解锁单元以及退出分流控制同步输出D触发器;所述分流转换状态低频同步D触发器和分流转换状态高频同步D触发器输出电平信号至计数输入逻辑与门,所述分流转换状态低频同步D触发器输出的电平信号经非门至计数清零逻辑或门;所述直接转换状态同步D触发器输出电平信号至计数清零逻辑或门以及退出分流控制锁存及解锁单元;所述计数输入逻辑与门和计数清零逻辑或门输出信号至同步加法计数器使同步加法计数器计数或清零;所述同步加法计数器输出至退出分流控制逻辑运算单元,所述退出分流控制逻辑运算单元输出电平信号至退出分流控制锁存及解锁单元,所述退出分流控制锁存及解锁单元输出电平信号至退出分流控制同步输出D触发器,所述退出分流控制同步输出D触发器输出退出分流控制信号并至计数清零逻辑或门。2.根据权利要求1所述的一种自动分流I/F转换电路的退出分流控制电路,其特征在于:所述时钟管理单元为直接转换状态同步D触发器、分流转换状态低频同步D触发器、分流转换状态高频同步D触发器、计数输入逻辑与门、退出分流控制锁存及解锁单元、退出分流控制同步输出D触发器提供工作时钟,所述分流转换状态高频同步D触发器和计数输入逻辑与门的同步时钟为四倍频基本工作时钟,所述退出分流控制锁存及解锁单元的同步时钟为八倍频基本工作时钟。3.根据权利要求1或2所述的一种自动分流I/F转换电路的退出分流控制电路,其特征在于:所述分流转换状态低频同步D触发器的输出表示计数开始信号,若分流转换状态低频同步D触发器的输出变为高电平,则表示计数开始;所述分流转换状态高频同步D触发器的输出表示计数停止信号,其变为低电平表示计数停止。4.根据权利要求1-3任一项所述的一种自动分流I/F转换电路的退出分流控制电路,其特征在于:所述退出分流控制锁存及解锁单元的组成包括锁存或门、解锁与门、同步D触发器和非门;所述退出分流控制逻辑运算单元输出电平信号至锁存或门,锁存或门输出电平信号至解锁与门、解锁与门输出电平信号至同步D触发器,同步D触发器的输出为退出分流控制锁存及解锁单元的输出,同步D触发器还输出电平信号至锁存或门,直接转换状态同步D触发器输出电平信号经非门至解锁与门。5.根据权利要求1-4任一项所述的一种自动分流I/F转换电路的退出分流控制电路,其特征在于:所述退出分流控制电路的输入包括时钟、分流状态比较信号、直接转换状态比较信号,其最终输出为退出分流控制信号。6.根据权利要求1-5任一项所述的一种自动分流I/F转换电路的退出分流控制电路,其特征在于:所述退出分流控制电路采用FPGA或CPLD全数字化实现。7.一种自动分流I/F转换电路退出分流的控制方法,其特征...

【专利技术属性】
技术研发人员:赵洪利庞葳张秋月刘松姜华王玉泽李铁成王珂孙景雷后建义
申请(专利权)人:航天科工惯性技术有限公司
类型:发明
国别省市:北京,11

网友询问留言 已有0条评论
  • 还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。

1