一种低失真音频信号发生方法技术

技术编号:18293316 阅读:52 留言:0更新日期:2018-06-28 07:16
本发明专利技术公开了一种低失真音频信号发生方法。该方法具体为:首先在FPGA内部利用波形生成算法产生一个周期的波形数据,然后在FPGA中设计一个N倍插值滤波器,该插值滤波器根据FPGA产生的波形数据的采样率,并结合DAC的更新率,选择一个最佳的插值点数N,通过插值滤波算法将波形数据的采样率提高到N*fs;FPGA将插值后的数据输出至DAC中;DAC内部采用8倍过采样设计,可以有效将音频信号的镜像搬移到8*Fes之外;DAC输出的信号经过重构滤波器进行滤波之后,可以将音频信号的镜像完全滤除。本发明专利技术占用FPGA内部资源较少,仅需少量采样数据即可实现低失真音频信号的产生,谐波含量少,镜像抑制好。重构滤波器的设计也非常简单,不需要高阶分段设计,降低了设计难度和成本。

A low distortion audio signal generation method

The invention discloses a low distortion audio signal generating method. The method is as follows: first, we use the waveform generation algorithm in FPGA to generate a periodic waveform data, and then design a N times interpolation filter in FPGA. The interpolation filter is based on the sampling rate of the waveform data produced by the FPGA, and combines the update rate of DAC to select an optimal number of interpolation points, N, by interpolation filtering calculation. The method improves the sampling rate of the waveform data to N*fs; FPGA outputs the interpolated data to the DAC, and the 8 times over sampling design in DAC can effectively remove the image of the audio signal to the 8*Fes; after the DAC output signal is filtered through the reconstructed filter, the image of the audio signal can be completely filtered out. The invention occupies less internal resources of FPGA, and only needs a small amount of sampled data to achieve the production of low distortion audio signals, with less harmonic content and better image suppression. The design of reconfigurable filter is also very simple. It does not require high-order piecewise design, which reduces the difficulty and cost of design.

【技术实现步骤摘要】
一种低失真音频信号发生方法
本专利技术涉及一种低失真音频信号发生方法。
技术介绍
音频设备的测试基本都需要一个纯净的音频信号激励。最常用的音频激励信号是正弦波。传统的音频信号产生方案是采用RC振荡电路,其产生的音频信号失真度低,但是存在幅度波动,且输出频率不连续,频率切换稳定时间较长,频率精度较差等缺点。随着数字电子技术的发展,目前广泛采用的音频信号产生方法主要有频率合成技术和直接数字合成技术两种方案。其中,频率合成技术主要是利用石英晶体振荡器,通过数字分频器和锁相环电路来产生音频信号,然后通过低通滤波器和自动幅度控制电路产生所需音频信号,该方案产生音频信号频率精度较高,但是输出信号寄生较大,波形失真严重;直接数字合成技术方案主要是利用处理器根据波形存储器储存的波形文件或者根据波形生成算法产生大量音频信号波形数据,然后通过DAC转换为模拟信号,通过分段模拟低通滤波器对不同频率的音频信号进行滤波,产生较高精度的音频信号,该方案产生音频信号的频率精度较高,但是音频信号的镜像抑制较差,而且需要设计多个模拟低通滤波器,且滤波器设计复杂,难度较大,由于低通滤波器无法将所有信号的谐波滤除,部分音频信号的失真度较差。
技术实现思路
本专利技术的目的在于提出一种低失真音频信号发生方法,以解决音频信号在数模转换过程中信号的失真度较大的问题。为了实现上述目的,本专利技术采用如下技术方案:一种低失真音频信号发生方法,其采用的装置包括依次连接的FPGA、DAC和重构滤波器,所述低失真音频信号发生方法具体为:a首先根据输出音频信号的频率在FPGA内部利用波形生成算法产生一个周期的波形数据,采样点数需要满足奈奎斯特采样定理,并且采样率fs低于DAC的更新率;b在FPGA内部设计一个N倍插值滤波器,该插值滤波器根据FPGA产生的波形数据的采样率fs,并结合DAC的更新率选择一个最佳的插值点数N,通过插值滤波算法将波形数据的采样率提高到N*fs;FPGA将插值后的数据输出至DAC中;其中,N为整数;c在DAC内部对插值后的数据进行8倍过采样设计,然后DAC输出信号到重构滤波器,经过重构滤波器滤波后输出音频信号。优选地,所述装置还包括锁相环电路,用于向FPGA和DAC同时输入时钟信号。优选地,所述DAC选用分辨率为24位、更新率为200kHz的数模转换芯片;重构滤波器的截止频率为100kHz。优选地,所述步骤b中,N倍插值滤波器为24位数据宽度的4阶级联积分梳状滤波器。优选地,所述步骤b中,最佳的插值点数N的确定过程如下:首先根据重构滤波器的带宽以及DAC的更新率确定FPGA内部插值滤波算法输出的波形数据更新频率Fes;其中,Fes小于DAC的更新率,且8*Fes大于重构滤波器的带宽;其次FPGA内部根据设定的输出音频信号频率f,在波形生成算法部分产生一个周期的波形数据,假设一个周期包含M个数据,其中,M为整数,则其采样率fs=M*f;将整个频率范围划分为多个频率段,FPGA根据输出音频信号频率f,判断出一个周期波形数据需要产生的数据点数;最后计算得到最佳的插值点数N=Fes/fs。本专利技术具有如下优点:本专利技术方法首先在FPGA内部利用波形生成算法产生一个周期的波形数据,该波形中包含大量高频镜像信息,在FPGA中设计了一个N倍插值滤波器,该插值滤波器根据FPGA产生的波形数据的采样率,并结合DAC的更新率,选择一个最佳的插值点数N,通过插值滤波算法将波形数据的采样率提高到N*fs;FPGA将插值后的数据输出至DAC中;DAC内部采用8倍过采样设计,可以有效将音频信号的镜像搬移到8*Fes之外。DAC输出的信号经过重构滤波器进行滤波之后,便可以将音频信号的镜像完全滤除。本专利技术占用较少的FPGA内部资源,仅需少量采样数据即可实现低失真音频信号的产生,谐波含量少,镜像抑制好。重构滤波器的设计也非常简单,不需要高阶,分段设计,降低了设计难度和成本。附图说明图1为本专利技术中一种低失真音频信号发生方法的流程框图。具体实施方式下面结合附图以及具体实施方式对本专利技术作进一步详细说明:一种低失真音频信号发生方法,其采用的装置包括FPGA、DAC和重构滤波器,其中,FPGA、DAC和重构滤波器依次连接。低失真音频信号发生方法具体为:(1)、首先根据输出音频信号的频率在FPGA内部利用波形生成算法产生一个周期的波形数据,采样点数需要满足奈奎斯特采样定理,并且采样率fs低于DAC的更新率。(2)、FPGA生成的波形数据中必然包含大量高频镜像信息,为了将高频谐波成分搬移到重构滤波器的截止带宽之外,本专利技术在FPGA中设计了一个N倍插值滤波器。另外,为了减小插值滤波器对FPGA硬件资源的占用,提高算法效率,本专利技术中的插值滤波器设计为一种24位数据宽度的4阶级联积分梳状滤波器。上述插值滤波器根据FPGA产生的波形数据的采样率,并结合后端DAC的更新率,选择一个最佳的插值点数N,通过插值滤波算法将波形数据的采样率提高到N*fs。其中,最佳的插值点数N的确定过程如下:首先根据重构滤波器的带宽以及DAC的更新率确定FPGA内部插值滤波算法输出的波形数据更新频率Fes;其中,Fes小于DAC的更新率,且8*Fes大于重构滤波器的带宽;其次FPGA内部根据设定的输出音频信号频率f,在波形生成算法部分产生一个周期的波形数据,假设一个周期包含M个数据,其中,M为整数,则其采样率fs=M*f;为了简化设计,此处将整个频率范围划分为多个频率段,FPGA根据输出音频信号频率f,即可判断出一个周期波形数据需要产生的数据点数;最后计算得到最佳的插值点数N=Fes/fs。FPGA将插值后的数据输出至DAC中;DAC选用分辨率为24位、更新率为200kHz的数模转换芯片;DAC采用8倍过采样设计,可以有效的将音频信号的镜像搬移到8*Fes之外。需要说明的是,在DAC中进行8倍过采样设计为已知技术,此处不再详细赘述。(3)DAC输出的信号经过重构滤波器进行滤波之后,便可以将音频信号的镜像完全滤除。此处,重构滤波器的设计均为已有技术。重构滤波器的截止频率可以设计在100kHz。此外,本专利技术在装置中增加了锁相环电路,以高精度基准时钟为参考时钟,输出时钟信号同时输入到FPGA和DAC中,使输出音频信号的频率精度优于5ppm。本专利技术所需波形数据量少,产生音频信号频率精度高,镜像抑制好,信号失真非常小。当然,以上说明仅仅为本专利技术的较佳实施例,本专利技术并不限于列举上述实施例,应当说明的是,任何熟悉本领域的技术人员在本说明书的教导下,所做出的所有等同替代、明显变形形式,均落在本说明书的实质范围之内,理应受到本专利技术的保护。本文档来自技高网...
一种低失真音频信号发生方法

【技术保护点】
1.一种低失真音频信号发生方法,其采用的装置包括依次连接的FPGA、DAC和重构滤波器,其特征在于,所述低失真音频信号发生方法具体为:a首先根据输出音频信号的频率在FPGA内部利用波形生成算法产生一个周期的波形数据,采样点数需要满足奈奎斯特采样定理,并且采样率fs低于DAC的更新率;b在FPGA内部设计一个N倍插值滤波器,该插值滤波器根据FPGA产生的波形数据的采样率fs,并结合DAC的更新率选择一个最佳的插值点数N,通过插值滤波算法将波形数据的采样率提高到N*fs;FPGA将插值后的数据输出至DAC中;其中,N为整数;c在DAC内部对插值后的数据进行8倍过采样设计,然后DAC输出信号到重构滤波器,经过重构滤波器滤波后输出音频信号;所述步骤b中,最佳的插值点数N的确定过程如下:首先根据重构滤波器的带宽以及DAC的更新率确定FPGA内部插值滤波算法输出的波形数据更新频率Fes;其中,Fes小于DAC的更新率,且8*Fes大于重构滤波器的带宽;其次FPGA内部根据设定的输出音频信号频率f,在波形生成算法部分产生一个周期的波形数据,假设一个周期包含M个数据,其中,M为整数,则其采样率fs=M*f;将整个频率范围划分为多个频率段,FPGA根据输出音频信号频率f,判断出一个周期波形数据需要产生的数据点数;最后计算得到最佳的插值点数N=Fes/fs。...

【技术特征摘要】
1.一种低失真音频信号发生方法,其采用的装置包括依次连接的FPGA、DAC和重构滤波器,其特征在于,所述低失真音频信号发生方法具体为:a首先根据输出音频信号的频率在FPGA内部利用波形生成算法产生一个周期的波形数据,采样点数需要满足奈奎斯特采样定理,并且采样率fs低于DAC的更新率;b在FPGA内部设计一个N倍插值滤波器,该插值滤波器根据FPGA产生的波形数据的采样率fs,并结合DAC的更新率选择一个最佳的插值点数N,通过插值滤波算法将波形数据的采样率提高到N*fs;FPGA将插值后的数据输出至DAC中;其中,N为整数;c在DAC内部对插值后的数据进行8倍过采样设计,然后DAC输出信号到重构滤波器,经过重构滤波器滤波后输出音频信号;所述步骤b中,最佳的插值点数N的确定过程如下:首先根据重构滤波器的带宽以及DAC的更新率确定FPGA内部插值滤波算法输出的波形数据更新频率Fes;其中,...

【专利技术属性】
技术研发人员:宋志刚王建中缪国锋
申请(专利权)人:中国电子科技集团公司第四十一研究所
类型:发明
国别省市:山东,37

网友询问留言 已有0条评论
  • 还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。

1