基于FPGA的电力线载波通信的信道交织方法及系统技术方案

本发明专利技术属于电力线载波通信领域，公开了一种基于FPGA的电力线载波通信的信道交织方法，所述基于FPGA的电力线载波通信的信道交织方法进行检验码的交织、信息码的交织、信息码和检验码的混合交织以及循环移位；交织处理后，将相邻比特分配到不同子载波上进行传输，将相邻比特映射到星座图中相对重要和次等重要的位置上；同时，在时域维度上对信息离散化，将有记忆信道转化为无记忆信道，再与纠错码配合降低误码率。本发明专利技术经过多级交织处理，在时域维度上对信息离散化，可以近似地将有记忆信道转化为无记忆信道，再与纠错码配合可以降低系统误码率，提高系统可靠性。

Channel interleaving method and system for power line carrier communication based on FPGA

The invention belongs to the field of power line carrier communication. A channel interleaving method for power line carrier communication based on FPGA is disclosed. The channel interleaving method of power line carrier communication based on FPGA carries out interleaving of inspection code, interleaving of information code, mixed interleaving of information code and test code, and cyclic shift, after interleaving processing. The adjacent bits are transferred to different subcarriers, and the adjacent bits are mapped to the important and secondary important positions in the constellation diagram. At the same time, the memory channel is transformed into a memory channel in the time domain dimension, and then the bit error rate is reduced with the error correction code. After multistage interleaving, the invention can transform the memory channel into a memoryless channel in the time domain dimension, and the error rate of the system can be reduced and the system reliability can be improved.

【技术实现步骤摘要】
基于FPGA的电力线载波通信的信道交织方法及系统
本专利技术属于电力线载波通信领域，尤其涉及一种基于FPGA的电力线载波通信的信道交织方法及系统。
技术介绍
目前，业内常用的现有技术是这样的：近20年来，低压电力线载波通信已经广泛应用于电力系统监控、远程抄表、家庭自动化等领域。目前，随着智能电网、能源互联网、“四网合一”等概念的发展，低速电力线通信已经不能满足社会需要。宽带电力线载波通信是指带宽在2～30MHz，传输速率在1Mbps以上的系统。宽带电力线载波通信系统，其物理层以正交频分复用为核心。电力线设计的初衷只是用来电力传输，并没有考虑到用电力线进行数据传输，不是专用的通信信道。低压电力线上连接着繁杂的用电设备，网络拓扑结构复杂，设备随机接入和切出，其信道特性恶劣。电力线信道上电力线上的噪声可以分为有色背景噪声、突发性噪声、随机脉冲噪声和周期脉冲噪声等，其中脉冲噪声对电力线的通信质量影响最大，被认为是电力线介质进行数据传输时产生突发错误的主要原因。电力线信道的频率选择性衰落和脉冲噪声会导致成串的比特错误，而信道交织目的是为了分布传输的信息比特，最大限度地改变信息结构，使信道的突发错误在时间上得以扩散，配合纠错码，可以降低突发错误，因此，设计合适的信道交织方法意义重大。目前常用的交织方法是分组交织，分组交织是将纠错编码输出的信号均匀分成m个码组，每个码组含有n段数据，排列成m行n列的矩阵，然后以列的方式从左到右依次读出。现如今，对于宽带电力线载波通信系统，要求能提供的应用越来越丰富，因此，要求电力线载波传输速率的提高。针对于此，Turbo码也被应用于电力线载波通信系统中，也要求有更适应系统、可靠性更高的信道交织方法来满足系统需要。综上所述，现有技术存在的问题是：(1)目前，电力线信道特性差，容易出现突发差错，系统误码率高。(2)目前常用的信道交织方法是分组交织，分组交织可以改变信息的结构，但是只是在时域或频率上一维上进行交织，对于m×n的分组交织器，周期为m比特干扰影响了传输过程的话，产生错误的m比特解交织后将变成连续比特进入纠错码译码，势必导致译码失败，从而产生较高误码率。(3)宽带电力线通信中，其带宽较大，速率较高，可用子载波数目较多，分组交织并不能最大程序地改变信息的原始结构，交织不够充分导致相邻数据可能会仍然处于同一子信道或相邻子信道，依然会产生连续错误。导致连续错误后，纠错码不能正确纠错，系统误码率较高，不能满足宽带电力线通信的需要。解决上述技术问题的难度和意义：现如今，随着智能电网、能源互联网、“四网合一”等概念的发展，对于宽带电力线载波通信系统，要求能提供的应用越来越丰富。高速率的宽带电力线通信系统，其带宽大、速率高、可用子载波数目较多。电力线信道特性差、高速率的要求以及系统的复杂，对系统性能提出了要求。而信道交织势必带来系统的延时，综上因素，如何在延时和性能之间找到平衡，提高系统可靠性是信道交织方法设计的困难之处。现有的分组交织方法，不能够充分打乱原始信息结构，依然能产生连串比特错误，不适合宽带电力线信道环境。本专利技术提出的信道交织方法，有四级交织，在尽可能引入小的延时的前提下，最大化改变了信息的原始结构，使得相邻比特尽量落在不同可用子载波上以及有效将相邻比特映射到星座图中相对重要和次等重要的位置上，经过多级交织处理，在时域维度上对信息离散化，可以近似地将有记忆信道转化为无记忆信道，可以有效降低连续错误的发生，能够满足高速电力线通信的需要，实现高速速率传输。
技术实现思路
针对现有技术存在的问题，本专利技术提供了一种基于FPGA的电力线载波通信的信道交织方法及系统流程图。本专利技术是这样实现的，一种基于FPGA的电力线载波通信的信道交织方法，进行检验码的交织、信息码的交织、信息码和检验码的混合交织以及循环移位；交织处理后，将相邻比特分配到不同子载波上进行传输，将相邻比特映射到星座图中相对重要和次等重要的位置上；同时，在时域维度上对信息离散化，将有记忆信道转化为无记忆信道，再与纠错码配合降低误码率。进一步，所述基于FPGA的电力线载波通信的信道交织方法具体包括：步骤一，对检验码进行交织处理；步骤二，对信息码进行交织处理；步骤三，对信息码和检验码之间进行混合交织；步骤四，进行循环移位处理。进一步，所述步骤一具体包括：将检验码的第一块(n-k)/4比特输出到区块1中，第二块(n-k)/4比特输出到区块2中，第三块(n-k)/4比特输出到区块3中，第四块(n-k)/4比特输出到区块4中；等价于将检验码存入到一个(n-k)/4列4行的矩阵，其中，第一行代表区块1，第二行代表区块2，第三块代表区块3，第四行代表区块4；写入数据时，按行顺序写入数据；读出数据时，按列将四行的数据同时读取，首先从第0列开始读取，在首地址上加上一个读取步长S，第一轮读出的列的顺序为(0,2*S,3*S，……)，第一轮一共读取((n-k)/4)/S列；接着，进行第二轮，读取首地址加1，从第1列开始读取，在首地址上加上一个读取步长S，第二轮读出的列的顺序为(1,2*S+1,3*S+1，……)，第二轮一共读取((n-k)/4)/S列，以此类推，通过S轮的读取，读出全部检验码。进一步，所述步骤二具体包括：将信息码的第一块k/4比特输出到区块1中，第二块k/4比特输出到区块2中，第三块k/4比特输出到区块3中，第四块k/4比特输出到区块4中；等价于将信息码存入到一个k/4列4行的矩阵，其中，第一行代表区块1，第二行代表区块2，第三块代表区块3，第四行代表区块4；写入数据时，按行顺序写入数据；读出数据时，按列将四行的数据同时读取；其中，T＝k/4，对于信息码的交织，从一个偏移值offset列开始读取，首先从第offset列开始读取，之后在首地址上加上一个读取步长S，第一轮读出的列的顺序为(offset,(offset+S)modT,(offset+2*S)modT，……)，第一轮共读取(k/4)/S列；接着，进行第二轮，读取首地址加1，从第1列开始读取，之后在首地址上加上一个读取步长S，第二轮读出的列的顺序为(offset+1,(offset+S+1)modT,(offset+2*S+1)modT，……)，第二轮一共读取(k/4)/S列，以此类推，通过S轮的读取，读出全部信息码。进一步，所述步骤三具体包括：检验码交织后，输出为(n-k)/4比特，信息码交织后，输出为k/4比特，(n-k)/4比特与k/4比特进行混合交织；输出结果为前4比特为信息码，接着4比特检验码，以此类推，完成检验码和信息码之间的交织过程；所述串并转换，包括：将k比特信息码经过串并转换后变成k/4个位宽为4比特的数据，将(n-k)比特检验码经过串并转换后变成(n-k)/4个位宽为4比特的数据；将这n/4个数据交替输出，信息码在前，接着检验码，以此类推；所述步骤四具体包括：将第步骤三处理后的数据，按照0到7循环编号，每两个半字节调整依次顺序，对于标号为0和1，不处理直接输出，对于标号2和3，循环右移1位，对于标号4和5，循环右移2位，对于标号6和7，循环右移3位；之后再进行并串转换输出。本专利技术的另一目的在于提供一种实现所述基于FPGA的电力线载波通信的信道交织方法的计本文档来自技高网...

【技术保护点】
1.一种基于FPGA的电力线载波通信的信道交织方法，其特征在于，所述基于FPGA的电力线载波通信的信道交织方法进行检验码的交织、信息码的交织、信息码和检验码的混合交织以及循环移位；交织处理后，将相邻比特分配到不同子载波上进行传输，将相邻比特映射到星座图中相对重要和次等重要的位置上；同时，在时域维度上对信息离散化，将有记忆信道转化为无记忆信道，再与纠错码配合降低误码率。

【技术特征摘要】
1.一种基于FPGA的电力线载波通信的信道交织方法，其特征在于，所述基于FPGA的电力线载波通信的信道交织方法进行检验码的交织、信息码的交织、信息码和检验码的混合交织以及循环移位；交织处理后，将相邻比特分配到不同子载波上进行传输，将相邻比特映射到星座图中相对重要和次等重要的位置上；同时，在时域维度上对信息离散化，将有记忆信道转化为无记忆信道，再与纠错码配合降低误码率。2.如权利要求1所述的基于FPGA的电力线载波通信的信道交织方法，其特征在于，所述基于FPGA的电力线载波通信的信道交织方法具体包括：步骤一，对检验码进行交织处理；步骤二，对信息码进行交织处理；步骤三，对信息码和检验码之间进行混合交织；步骤四，进行循环移位处理。3.如权利要求1所述的基于FPGA的电力线载波通信的信道交织方法，其特征在于，所述步骤一具体包括：将检验码的第一块(n-k)/4比特输出到区块1中，第二块(n-k)/4比特输出到区块2中，第三块(n-k)/4比特输出到区块3中，第四块(n-k)/4比特输出到区块4中；等价于将检验码存入到一个(n-k)/4列4行的矩阵，其中，第一行代表区块1，第二行代表区块2，第三块代表区块3，第四行代表区块4；写入数据时，按行顺序写入数据；读出数据时，按列将四行的数据同时读取，首先从第0列开始读取，在首地址上加上一个读取步长S，第一轮读出的列的顺序为(0,2*S,3*S，……)，第一轮一共读取((n-k)/4)/S列；接着，进行第二轮，读取首地址加1，从第1列开始读取，在首地址上加上一个读取步长S，第二轮读出的列的顺序为(1,2*S+1,3*S+1，……)，第二轮一共读取((n-k)/4)/S列，以此类推，通过S轮的读取，读出全部检验码。4.如权利要求1所述的基于FPGA的电力线载波通信的信道交织方法，其特征在于，所述步骤二具体包括：将信息码的第一块k/4比特输出到区块1中，第二块k/4比特输出到区块2中，第三块k/4比特输出到区块3中，第四块k/4比特输出到区块4中；等价于将信息码存入到一个k/4列4行的矩阵，其中，第一行代表区块1，第二行代表区块2，第三块代表区块3，第四行代表区块4；写入数据时，按行顺序写入数据；读出数据时，按列将四行的数据同时读取；其中，T＝k/4，对于信息码的交织，从一个偏移值offset列开始读取，首先从第offset列开始读取，之后在首地址上加上一个...

【专利技术属性】
技术研发人员：李战胜，谭晓丽，王国蕊，介玺，
申请(专利权)人：西安电子科技大学，
类型：发明
国别省市：陕西,61