具有控制器进入低功率模式的电子设备制造技术

可以提供一种电子设备，其包括第一控制器、第二控制器，以及连接在第一控制器和第二控制器之间的总线。所述电子设备还可以包括在第一控制器和第二控制器之间的第一信号线，并且所述第一控制器在第一信号线上向第二控制器提供第一信号以将第二控制器从低功率模式中唤醒。

Electronic device with controller entering low power mode

An electronic device can be provided, which comprises a first controller, a second controller, and a bus connected between the first controller and the second controller. The electronic device may also include a first signal line between the first controller and the second controller, and the first controller provides a first signal to the second controller on the first signal line to wake the second controller from the low power mode.

【技术实现步骤摘要】
具有控制器进入低功率模式的电子设备背景。本案是申请号：201480065078.X，专利技术名称为：具有控制器进入低功率模式的电子设备的分案申请。
实施例可以涉及与嵌入式控制器（EC）通信。
技术介绍
电子设备可以在不同的状态（或模式）、诸如正常状态和睡眠状态中操作。不同状态（或模式）的使用可以用以保存电池功率。附图说明可以参照以下附图来详细描述布置和实施例，在所述附图中，同样的参考标号指代同样的元件，并且其中：图1是根据示例性实施例的电子设备的组件的图解；图2是根据示例性实施例的示出了逻辑状态、在不同状态中间的转变路径和事件的状态图；图3是根据示例性实施例的示出了用于对在从一个状态转变到另一个状态时发生的事件进行处置的操作的流程图；图4是根据示例性实施例的示出了由EC所驱动的信号的状态中的改变来调用的处置机（handler）的操作的流程图；图5是根据示例性实施例的示出了由对EC的操作系统（OS）访问所调用的处置机的操作的流程图。具体实施方式在以下具体实施方式中，同样的标号和字符可以用于在不同的附图各图中指明等同的、对应的和/或类似的组件。此外，在随后的具体实施方式中，可以给出示例性的尺寸/模型/值/范围，尽管实施例不限于所述。在其中阐明具体细节以便描述示例性实施例的情况下，对于本领域技术人员而言应当显然的是，可以在没有这些具体细节的情况下实践实施例。电子设备可以在许多不同的模式中操作。一个操作模式是用户不在场模式（UAM）。用户不在场模式是其中系统（或设备）起动（up）并且运行、但是用户接口（例如，显示器、输入设备）不在使用中的模式。可以使用用户不在场模式，而不是睡眠模式或待机模式。为了支持用户不在场模式，电子设备可能需要在特定长度的时间内停留在用户不在场模式中，并且仍是可用的。然而，这可以随着时间减少来自电池的功率。这可能意味着电子设备可以在该时间上消耗得少于规定的量。用户不在场模式还可以称作低功率模式（LPM）。电子设备可以是以下中的任一个：移动终端、移动设备、移动计算平台、移动平台、膝上型计算机、平板设备、超移动个人计算机、移动因特网设备、智能电话、个人数字助理、显示设备、电视（TV）等等。电子设备可以包括许多组件，诸如存储器、显示器、处理器（或中央处理单元（CPU））、无线通信设备、电池（在电池端口中）等等。组件可以例如被提供在电路板上和/或硅芯片上。电子设备可以包括嵌入式控制器（EC），其通过数据总线（或数据接口）而连接到核心芯片组。在至少一个实施例中，数据总线可以包括低引脚计数（LPC）总线。EC可以实现例如键盘系统控制器（KSC）和系统管理控制器。作为键盘系统控制器的一个示例，当处于用户不在场模式（UAM）中时，键盘系统控制器可以不在处理键击，因为假定用户不在场。键击仍可以用作UAM退出事件——意味着唤醒事件可以被发送到OS，使得它将设备/系统带出用户不在场模式（UAM）；但是键击的内容可能丢失（即，你可以得到唤醒事件，但是KSC可能不知道哪个键被击中，并且因此不将该键发送到OS）。例如，如果用户在机器进入用户不在场模式（UAM）之前具有打开的文字处理器应用，并且用户击中“f”键，则文字处理器应用可能不被通知该键，并且“f”可能不出现在屏幕上或打开的文档中。在布置中，EC可以通过关断数据接口（诸如LPC接口）的输入/输出（I/O）通道而节省显著量的功率。然而，对于EC而言可能花费显著量的时间来使数据接口（或LPC接口）开启回原状。该时间对于当前可用的操作系统而言可能过长。数据接口驱动器（或EC接口驱动器）可能仅仅等待最大设置时间以用于EC变成准备就绪。一旦数据接口（或LPC接口）关断，主机控制器就可以通过使用带外机制来与EC通信以告知EC退出低功率模式。实施例可以管理EC低功率模式以允许功率节省。这在至少一个实施例中可以在没有对现有操作系统代码的改变的情况下完成。实施例在EC固件和基本输入/输出系统（BIOS）之间可以采用带外或边带握手，其使用一个或多个通用I/O（GPIO）信号线或其它机制。在使用两个单向GPIO的至少一个实施例中，第一信号（或第一信号线）可以从BIOS控制的芯片组（即，输入/输出集线器（IOC））输出，以使得EC从I/O接口低功率模式中唤醒。第二信号（或第二信号线）在EC进入或退出低功率模式时可以被EC驱动成低和高。BIOS可以检测对EC的操作系统（OS）访问，并且BIOS可以唤醒EC而同时将OS请求推迟直到LPC接口起动并且起作用为止。实施例可以包括至少三（3）个主要组件，即BIOS软件、EC固件和/或附加的板逻辑。例如，芯片组上的逻辑可以支持系统管理中断（SMI）陷阱（trap），其中对EC的OS访问可以被中断并且由BIOSSMI处置机来处置。另外，至少一个实施例可以包括在OS层处、内核处和/或用户层级处的软件组件。图1是根据示例性实施例的电子设备的组件的图解。还可以提供其它实施例和配置。更具体地，图1示出了电子设备的硬件组件和软件组件。例如，硬件可以包括嵌入式控制器10和输入/输出（I/O）控制器50。还可以提供其它组件。嵌入式控制器10可以包括在嵌入式控制器10和I/O控制器50之间的数据总线20（诸如低引脚计数（LPC）总线）（或其它I/O接口）。作为一个示例，数据总线20可以包括在EC10和I/O控制器50之间的9个信号线。还可以提供其它数目的信号线。实施例可以包括信号线30以耦合在EC10的引脚和I/O控制器50的引脚之间。信号线30可以将信号从EC10传送到I/O控制器50。作为一个示例，信号线30可以传送EXTSMI信号，其可以是外部系统管理中断（SMI）信号，其是来自外部源的SMI。实施例可以包括信号线40以耦合在I/O控制器50的引脚和EC10的引脚之间。信号线40可以将信号从I/O控制器50传送到EC10。作为一个示例，信号线40可以传送I/O唤醒信号，以用于将EC从用户不在场模式中唤醒。作为一个示例，EC10可以包括键盘系统控制器（KSC）、系统管理控制器（SMC）、数据接口（或LPC接口）和EXTSMI处置机。其它组件可以被提供作为EC10的组件。KSC可以与展露给主机作为PS/2样式的键盘/鼠标的矩阵键盘（即，膝上型/蛤壳样式的系统中的嵌入式键盘）以及定点设备（诸如触摸板）通信。SMC可以应对管理设备/系统内的其它功能，包括热管理（热传感器、风扇控制）、电池管理（充电、报告）、用于开启/关断设备/系统或单独组件的功率定序。图1还示出了电子设备的软件组件。软件组件可以包括BIOS和操作系统（OS）。软件组件可以被提供在存储器中，诸如芯片上。BIOS是在OS和I/O控制器50之间的路径。OS可以通过I/O控制器50来与EC通信。BIOS可以与OS通信，这通过使用I/O控制器和处理器（诸如中央处理单元（CPU））中的机制以充当用于EC的代理（系统管理模式），以及通过在加电自测试（POST）期间提供存储器中的表来由OS消费。I/O控制器50可以通过响应于OS访问（数据或I/O读和写事务）来与OS通信，并且I/O控制器50可以通过响应于OS访问（数据或I/O读和写事务）来与BIOS通信。OS可以包括驱动器以访问EC10。图2是根据示本文档来自技高网...

【技术保护点】
1.一种嵌入式控制器芯片，具有从低功率模式唤醒其自身的接口，所述嵌入式控制器芯片包括：第一接口，用以耦合到所述平台控制器芯片，所述第一接口用以接收将所述嵌入式控制器芯片从低功率模式唤醒的唤醒指示；和键盘系统控制器（KSC）接口，用以耦合到矩阵键盘，所述KSC接口用以提供将所述嵌入式控制器芯片从所述低功率模式唤醒的指示。

【技术特征摘要】
2013.12.28 US 14/1427911.一种嵌入式控制器芯片，具有从低功率模式唤醒其自身的接口，所述嵌入式控制器芯片包括：第一接口，用以耦合到所述平台控制器芯片，所述第一接口用以接收将所述嵌入式控制器芯片从低功率模式唤醒的唤醒指示；和键盘系统控制器（KSC）接口，用以耦合到矩阵键盘，所述KSC接口用以提供将所述嵌入式控制器芯片从所述低功率模式唤醒的指示。2.根据权利要求1所述的嵌入式控制器芯片，包括用以耦合到平台控制器芯片的低引脚计数（LPC）接口。3.根据权利要求2所述的嵌入式控制器芯片，包括用以与BIOS通信的第二接口。4.根据权利要求3所述的嵌入式控制器芯片，其中所述BIOS将检测对所述嵌入式控制器芯片的操作系统（OS）访问请求。5.根据权利要求4所述的嵌入式控制器芯片，其中所述BIOS将推迟所述OS访问请求，直到所述LPC接口启动并且起作用为止。6.根据权利要求3所述的嵌入式控制器芯片，包括用以提供用于唤醒指示的GPIO接口的第三接口。7.根据权利要求1所述的嵌入式控制器芯片，其中所述KSC接口将与所述矩阵键盘和定点设备通信。8.根据权利要求1所述的嵌入式控制器芯片，包括用以耦合到平台控制器芯片的系统管理中断（SMI）接口。9.一种系统，包括：嵌入式控制器芯片；平台控制器芯片；耦合到所述嵌入式控制器芯片和所述平台控制器芯片的低引脚计数（LPC）总线；和耦合到所述嵌入式控制器芯片和所述平台控制器芯片的互连，所述互连用以提供唤醒指示。10.根据权利要求9所述的系统，其中，所述嵌入式控制器芯片是根据权利要求1至8中的任一项所述的嵌入式控制器芯片。11.一种用以控制功率的设备，所述设备包括：低引脚计数（LPC）接口...

【专利技术属性】
技术研发人员：RE高格，MG格德安，B库珀，BB阿斯特卡，SC达蒂斯，
申请(专利权)人：英特尔公司，
类型：发明
国别省市：美国,US