LDMOS晶体管及其制造方法技术

公开了一种LDMOS晶体管及其制造方法，包括：在第一掺杂类型的衬底上形成第一掺杂类型的外延层；在外延层的上表面形成栅极结构；在外延层内形成第一掺杂类型的体区以及第二掺杂类型的漂移区，在体区内形成第二掺杂类型源区；在外延层上表面以及栅极结构上形成第一绝缘层；在第一绝缘层上形成屏蔽导体层；形成覆盖屏蔽导体层的第二绝缘层；形成第一导电通道，将源区与衬底连接；在漂移区内形成漏区。通过第二绝缘层作为硬掩膜，形成具有高的深宽比的第一导电通道，该第一导电通道由第二绝缘层延伸至外延层的第一区域中，并穿过外延层的第一区域到达衬底，以将源区和衬底连接，不仅可以减小LDMOS晶体管结构的尺寸，而且可以减小电阻。 1

LDMOS transistors and their manufacturing methods

A LDMOS transistor and its manufacturing method are disclosed, including: forming a first doped epitaxial layer on a first doped type of substrate; forming a gate structure on the upper surface of the epitaxial layer; forming a first doping type in the epitaxial layer and a second doping type drift region, forming a second doping type in the body region. Source area; the first insulating layer is formed on the surface of the epitaxial layer and the gate structure; a shielding conductor layer is formed on the first insulating layer; the second insulating layer covering the shielding conductor layer is formed; the first conductive channel is formed to connect the source area to the substrate; the leakage zone is formed within the drift area. Using the second insulating layer as a hard mask to form a first conductive channel with a high ratio of depth to width, the first conductive channel extends from the second insulating layer to the first region of the epitaxial layer and passes through the first region of the epitaxial layer to the substrate to connect the source area to the substrate, not only to reduce the size of the structure of the LDMOS transistor, but also to the substrate of the first region of the epitaxial layer. And the resistance can be reduced. One

【技术实现步骤摘要】
LDMOS晶体管及其制造方法
本专利技术涉及半导体器件
，更具体地，涉及LDMOS晶体管及其制造方法。
技术介绍
在各种电子系统中，诸如DC至DC电压变换器之类的电压调节器用于提供稳定的电压源。低功率设备(例如笔记本、移动电话等)中的电池管理尤其需要高效率的DC至DC变换器。开关型电压调节器通过将输入DC电压转换成高频电压、然后对高频输入电压进行滤波以产生输出DC电压来产生输出电压。具体地，开关型调节器包括用于交替地将DC电压源(例如电池)耦合至负载(例如集成电路(IC))和将二者去耦合的功率开关。功率开关可以是半导体器件，包括金属氧化物半导体场效应晶体管(MOSFET)和绝缘栅双极晶体管(IGBT)等。LDMOS晶体管的源区形成在与LDMOS晶体管的导电类型相反掺杂类型的体区中，漏区形成在与器件的导电类型相同掺杂类型的高阻的漂移区中。由于漂移区的存在，LDMOS晶体管的漏极可以承受高电压。因此，LDMOS晶体管具有大驱动电流、低导通电阻和高击穿电压的优点，广泛地用于开关型调节器。现有技术的LDMOS晶体管，如图1所示，包括P衬底901、P外延层902、P掺杂区903、P体区904、N漂移区905、源区906、漏区907、栅极908、源极电极909以及漏极电极910。在形成LDMOS晶体管的现有工艺中，通过位于P外延层902的P掺杂区903连接位于P外延层902上表面的源极电极909以及P衬底901，从而使得源极电极909可位于P衬底901的下表面。实现该结构的工艺一般为，一道或多道离子注入，然后进行高温推结，使得P掺杂区903向P外延层902下表面扩散。然而，LDMOS晶体管中的P掺杂区903进行高温扩散时，不仅存在纵向扩散，而且会产生横向扩散，这就导致LDMOS晶体管的尺寸很难缩小，此外，P掺杂区903本身的电阻也会给LDMOS晶体管带来不利影响，从而影响产品性能。
技术实现思路
本专利技术所要解决的问题在于提供一种LDMOS晶体管及其制造方法，以第二绝缘层作为硬掩膜，形成位于外延层的第一区域的具有高的深宽比的第一导电通道，该第一导电通道由第二绝缘层延伸至外延层的第一区域中，并穿过外延层的第一区域到达衬底，以将源区和衬底连接，不仅可以减小LDMOS晶体管结构的尺寸，而且可以减小电阻，从而提高产品性能。根据本专利技术的一方面，提供一种制造LDMOS晶体管的方法，其中，包括：在第一掺杂类型的衬底上形成第一掺杂类型的外延层；在所述外延层的上表面形成栅极结构；在所述外延层内形成第一掺杂类型的体区以及第二掺杂类型的漂移区，在所述体区内形成第二掺杂类型源区，所述第二掺杂类型与所述第一掺杂类型相反；在所述外延层上表面以及所述栅极结构上形成第一绝缘层；在所述第一绝缘层上形成屏蔽导体层；形成覆盖所述屏蔽导体层的第二绝缘层；以所述第二绝缘层作为硬掩膜，形成第一导电通道，所述第一导电通道由所述第二绝缘层延伸至所述衬底的上表面，以将所述源区与所述衬底连接；在所述漂移区内形成漏区。优选地，形成第一导电通道的步骤包括：以第二绝缘层作为硬掩膜，形成第一沟槽，所述第一沟槽由所述第二绝缘层延伸至所述衬底的上表面，以暴露出所述衬底；在所述第一沟槽中填充导电材料，以形成所述第一导电通道，所述第一导电通道由所述第二绝缘层向所述衬底的方向延伸，并依次穿过所述屏蔽导体层、所述第一绝缘层、所述源区、所述体区以及所述外延层而到达所述衬底的上表面。优选地，还包括：在填充所述第一沟槽前，在被所述第一沟槽暴露的衬底中形成第一掺杂类型的体接触区，所述体接触区通过所述第一导电通道与所述源区连接。优选地，形成所述屏蔽导体层之后，刻蚀屏蔽导体层，使得位于所述漂移区上表面的所述第一绝缘层至少部分暴露；并且在形成第二绝缘层时使得第二绝缘层还覆盖所述第一绝缘层的暴露部分。优选地，形成所述漏区的步骤包括：在所述第二绝缘层和所述第一导电通道上形成第三绝缘层；以所述第三绝缘层作为掩模，形成第二沟槽，所述第二沟槽由所述第三绝缘层向所述外延层的方向延伸，并依次穿过所述第二绝缘层、第一绝缘层而到达所述漂移区的表面，以暴露所述漂移区，在被所述第二沟槽暴露的漂移区内形成漏区。优选地，还包括：还包括：用导电材料填充所述第二沟槽形成所述第二导电通道，在所述第三绝缘层的上表面形成漏极电极，使得所述第二导电通道连接所述漏区和所述漏极电极。优选地，形成所述栅极结构的步骤包括：在所述衬底的上表面形成栅极介质层，在所述栅极介质层上形成栅极导体，在所述栅极导体上形成硅化物层，以及在所述硅化物上形成第四绝缘层；依次刻蚀所述第四绝缘层、硅化物层、栅极导体，以在所述衬底的上表面的形成所述栅极结构。优选地，形成所述体区的步骤包括：以所述栅极结构作为掩膜，在所述外延层的第一区域内进行第一掺杂类型的掺杂，以形成所述体区。优选地，形成所述漂移区的步骤包括：以所述栅极结构作为掩膜，在所述外延层的第二区域内进行第二掺杂类型的掺杂，以形成所述漂移区。优选地，还包括：在所述衬底的下表面形成源极电极，所述源极电极通过所述第一导电通道与所述源区、所述屏蔽导体层电连接。优选地，形成所述第一导电通道之前蚀刻所述屏蔽导体层。根据本专利技术的另一方面，提供一种LDMOS晶体管，其中，包括：位于第一掺杂类型的衬底上的第一掺杂类型的外延层；位于所述外延层的上表面的栅极结构；位于所述外延层内的第一掺杂类型的体区以及第二掺杂类型的漂移区，位于所述体区内的第二掺杂类型的源区，所述第二掺杂类型与所述第一掺杂类型相反；覆盖所述外延层的上表面以及所述栅极结构上的第一绝缘层，位于所述第一绝缘层上的屏蔽导体层；覆盖在所述屏蔽导体层上的第二绝缘层；由所述第二绝缘层延伸至所述衬底上表面的第一导电通道，所述源区通过所述第一导电通道与所述衬底连接，位于所述漂移区内的漏区。优选地，所述第一导电通道由所述第二绝缘层向所述衬底的方向延伸，并依次穿过所述屏蔽导体层、所述第一绝缘层、所述源区、所述体区以及所述外延层而到达所述衬底，以将所述屏蔽导体层、所述源区及所述衬底电连接。优选地，所述屏蔽导体裸露出位于所述漂移区上的部分所述第一绝缘层。优选地，还包括：位于所述衬底内的第一掺杂类型的体接触区，所述第一导电通道将所述体接触区和所述源区连接。优选地，还包括：还包括：位于所述第二绝缘层上的第三绝缘层；位于所述第三绝缘层上表面的漏极电极；以及连接所述漏区和所述漏极电极的第二导电通道，所述第二导电通道由所述第三绝缘层延伸至所述漏区。优选地，所述栅极结构包括：位于所述衬底的上表面的栅极介质层，位于所述栅极介质层上的栅极导体，位于所述栅极导体上的硅化物层，以及位于所述硅化物上的第四绝缘层。优选地，还包括：位于所述衬底的下表面的源极电极。根据本专利技术实施例的LDMOS晶体管，以第二绝缘层作为硬掩膜，形成位于外延层的第一区域的具有高的深宽比的第一导电通道，该第一导电通道将源区和衬底连接，使得源极电极可以位于衬底的下表面，不仅可以减小LDMOS晶体管结构的尺寸，而且可以减小电阻，从而提高产品性能。在形成第一沟槽的过程中，第一次刻蚀第一绝缘层，以限定了LDMOS晶体管的场绝缘层的第一侧壁的位置，而在形成第二沟槽的过程中，第二次刻蚀第一绝缘层，以限定了LDMOS晶体管的场绝缘层的第二侧壁的位本文档来自技高网...

【技术保护点】
1.一种制造LDMOS晶体管的方法，其中，包括：

【技术特征摘要】
1.一种制造LDMOS晶体管的方法，其中，包括：在第一掺杂类型的衬底上形成第一掺杂类型的外延层；在所述外延层的上表面形成栅极结构；在所述外延层内形成第一掺杂类型的体区以及第二掺杂类型的漂移区，在所述体区内形成第二掺杂类型源区，所述第二掺杂类型与所述第一掺杂类型相反；在所述外延层上表面以及所述栅极结构上形成第一绝缘层；在所述第一绝缘层上形成屏蔽导体层；形成覆盖所述屏蔽导体层的第二绝缘层；以所述第二绝缘层作为硬掩膜，形成第一导电通道，所述第一导电通道由所述第二绝缘层延伸至所述衬底的上表面，以将所述源区与所述衬底连接；在所述漂移区内形成漏区。2.根据权利要求1所述的方法，其中，形成第一导电通道的步骤包括：以第二绝缘层作为硬掩膜，形成第一沟槽，所述第一沟槽由所述第二绝缘层延伸至所述衬底的上表面，以暴露出所述衬底；在所述第一沟槽中填充导电材料，以形成所述第一导电通道，所述第一导电通道由所述第二绝缘层向所述衬底的方向延伸，并依次穿过所述屏蔽导体层、所述第一绝缘层、所述源区、所述体区以及所述外延层而到达所述衬底的上表面。3.根据权利要求2所述的方法，其中，还包括：在填充所述第一沟槽前，在被所述第一沟槽暴露的衬底中形成第一掺杂类型的体接触区，所述体接触区通过所述第一导电通道与所述源区连接。4.根据权利要求1所述的方法，其中，形成所述屏蔽导体层之后，刻蚀屏蔽导体层，使得位于所述漂移区上表面的所述第一绝缘层至少部分暴露；并且在形成第二绝缘层时使得第二绝缘层还覆盖所述第一绝缘层的暴露部分。5.根据权利要求1所述的方法，其中，形成所述漏区的步骤包括：在所述第二绝缘层和所述第一导电通道上形成第三绝缘层；以所述第三绝缘层作为掩模，形成第二沟槽，所述第二沟槽由所述第三绝缘层向所述外延层的方向延伸，并依次穿过所述第二绝缘层、第一绝缘层而到达所述漂移区的上表面，以暴露所述漂移区，在被所述第二沟槽暴露的漂移区内形成漏区。6.根据权利要求5所述的方法，其中，还包括：用导电材料填充所述第二沟槽形成所述第二导电通道，在所述第三绝缘层的上表面形成漏极电极，使得所述第二导电通道连接所述漏区和所述漏极电极。7.根据权利要求1所述的方法，其中，形成所述栅极结构的步骤包括：在所述衬底的上表面形成栅极介质层，在所述栅极介质层上形成栅极导体，在所述栅极导体上形成硅化物层，以及在所述硅化物上形成第四绝缘层；依次刻蚀所述第四绝缘层、硅化物层、栅极导体，以在所述衬底的上表面的形成...

【专利技术属性】
技术研发人员：吴兵，詹前陵，童亮，
申请(专利权)人：矽力杰半导体技术杭州有限公司，
类型：发明
国别省市：浙江,33