一种具有内置镇流电阻的高压IGBT器件制造技术

本发明专利技术提供一种具有内置镇流电阻的高压IGBT器件，其元胞结构包括第一导电类型半导体P+集电区、金属集电极、第二导电类型半导体缓冲层、第二导电类型半导体N‑漂移区、第一导电类型半导体P型基区、重掺杂第一导电类型半导体P+掺杂区、第二导电类型半导体内置镇流电阻区和重掺杂第二导电类型半导体N+发射区，第二导电类型半导体内置镇流电阻区取代第二导电类型半导体N+发射区向栅极结构下方横向扩展的部分，从而使第二导电类型半导体内置镇流电阻区处于栅极电压控制区域；本发明专利技术利用镇流电阻值高温下的正温度特性，提升器件短路能力；同时提升器件正向阻断状态下的热稳定性。 1

A high voltage IGBT device with built-in ballast resistance

The present invention provides a high voltage IGBT device with a built-in ballast resistance, which consists of a first conductive type semiconductor P+ collecting area, a metal collector, a second conductive type semiconductor buffer layer, a second conductive type semiconductor N drift zone, a first conductive type semi guide P type base area, a heavy doping first conductive type half type. The conductor P+ doping area, the second conductive type semiconductor built-in ballast resistance zone and the heavily doped second conductive type semiconductor N+ emission area, second conductive type semiconductor built-in resistor zone instead of the second conductive type semiconductor N+ emitter region extending laterally below the gate structure, thus making the second conductive type semiconductor inside. At the same time, the short circuit capacity of the device is improved by using the positive temperature characteristics at high temperature at high temperature, and the thermal stability of the device is enhanced at the same time. One

【技术实现步骤摘要】
一种具有内置镇流电阻的高压IGBT器件
本专利技术属于功率半导体器件
，具体涉及一种具有内置镇流电阻的高压IGBT(InsulatedGateBipolarTransistor)器件。
技术介绍
绝缘栅双极晶体管(InsulatedGateBipolarTransistor，IGBT)由于既具有MOSFET输入阻抗高、驱动电路简单、开关速度快的优点，又具有双极晶体管电流密度大、饱和压降低的优点，现已成为电力电子领域的主流功率开关器件之一；广泛应用于高压、大电流领域，如风力发电、轨道交通、智能电网等。IGBT在实际应用中，会遇到负载短路情况，此时IGBT同时承受高压和大电流的考验，短时间内芯片温度骤升、热量集聚，最终导致器件发生烧毁。高压IGBT由于应用环境对短路承受能力有更严格的要求，为了给外部保护电路留有响应时间，在短路情况下将IGBT器件关断，一般要求器件本身的短路承受时间不低于10us。所以短路承受时间大小tsc，成为衡量器件短路承受能力的标准，tsc越大，表明器件抗短路能力越强。IGBT在短路情况下，器件两端承受大电压使得输出电流达到饱和，此时的电流称为短路饱和电流。IGBT在短路条件下的关断失效，主要原因是短路饱和电流过大，关断时引发高功耗、寄生晶闸管开启、电流聚集和泄漏电流过大等。目前在高压IGBT器件领域，基于发射极载流子增强技术的器件结构，如高电导率IGBT(HiGT)、平面增强型IGBT(EPIGBT)和介质阻挡层IGBT(DBIGBT)等，通过优化IGBT中的发射极一侧的载流子分布，降低器件短路饱和电流和关断损耗，从而降低失效几率，提高器件的抗短路能力。但上述器件结构，增加了器件结构的复杂程度和设计难度。提升IGBT器件短路能力的另一种技术方案是使用发射极镇流电阻(EmitterBallastResistance，EBR)。传统EBR结构的IGBT器件，发射极镇流电阻由距离发射极接触区较远的条状N+发射区构成，因为N+发射区掺杂浓度较高，迁移率主要以电离杂质散射为主导，该电阻通常呈现负温度系数，即发射极镇流电阻随着温度升高，阻值下降；在低温小电流条件下，EBR电阻值较大，会增大IGBT功率器件的导通损耗，在短路后的高温大电流条件下，EBR电阻值变小，不能有效限制短路饱和电流大小，短路能力会随着温度升高而不断减弱；因此一种具有正温度系数的EBR结构的IGBT器件，能够有效提高器件短路能力。现有技术方案表明，具有正温度系数的镇流电阻，可以在N+发射区中通过引入镍铁合金或深能级受主杂质实现，但该技术方案工艺实现较难，与传统制造工艺兼容性不强，其电阻制造工艺本身就存在高温可靠性问题。
技术实现思路
本专利技术的目的是针对上述传统IGBT存在的问题，提出一种具有内置镇流电阻的高压IGBT器件：以轻掺杂第二导电类型半导体扩散电阻，取代重掺杂第二导电类型半导体N+发射区在栅极下的横向扩展区域，利用扩散电阻的正温度特性实现镇流电阻效果，降低器件短路饱和电流，提升高压IGBT器件抗短路能力。为实现上述目的，本专利技术的技术方案如下：一种具有内置镇流电阻的高压IGBT器件，其元胞结构包括第一导电类型半导体P+集电区6、位于第一导电类型半导体P+集电区6背面的金属集电极7、第一导电类型半导体P+集电区6上方的第二导电类型半导体缓冲层5、第二导电类型半导体缓冲层5上方的第二导电类型半导体N-漂移区4；所述第二导电类型半导体N-漂移区4顶层中间区域为第一导电类型半导体P型基区9，第一导电类型半导体P型基区9中具有防止寄生三极管开启的重掺杂第一导电类型半导体P+掺杂区10、第二导电类型半导体内置镇流电阻区12和重掺杂第二导电类型半导体N+发射区11，第二导电类型半导体内置镇流电阻区12和重掺杂第二导电类型半导体N+发射区11位于重掺杂第一导电类型半导体P+掺杂区10上方的左右两侧，重掺杂第二导电类型半导体N+发射区11和第一导电类型半导体P型基区9通过金属发射极8短接；所述第二导电类型半导体N-漂移区4顶层第一导电类型半导体P型基区9两侧区域为降低JFET电阻的第二导电类型半导体JEFT注入区3；所述IGBT器件还包括栅极结构，栅极结构由相互接触的多晶硅栅电极2和栅氧化层13构成，其中栅氧化层13与第二导电类型半导体JEFT注入区3、第一导电类型半导体P型基区9、第二导电类型半导体内置镇流电阻区12和重掺杂第二导电类型半导体N+发射区11均接触，多晶硅栅电极2与金属发射极8之间具有隔离介质1；所述第二导电类型半导体内置镇流电阻区12置于栅氧化层13下方，取代第二导电类型半导体N+发射区11向栅极结构下方横向扩展的部分，从而使第二导电类型半导体内置镇流电阻区12处于栅极电压控制区域；第二导电类型半导体内置镇流电阻区12通过重掺杂第二导电类型半导体N+发射区11与金属发射极8的电位连接。作为优选方式，隔离介质1为硼磷硅玻璃。作为优选方式，第一导电类型半导体为P型半导体，第二导电类型半导体为N型半导体。作为优选方式，第一导电类型半导体为N型半导体，第二导电类型半导体为P型半导体。作为优选方式，第一导电类型半导体或者第二导带类型半导体的材料为单晶硅、碳化硅或者氮化镓。作为优选方式，第二导电类型半导体内置镇流电阻区12的掺杂方式为非均匀掺杂。作为优选方式，第二导电类型半导体内置镇流电阻区12工艺过程采用扩散或离子注入。本专利技术的有益效果在于：(1)本专利技术在传统IGBT器件基础上，以轻掺杂第二导电类型半导体镇流电阻完全取代了重掺杂的同型同质发射区在栅极下方横向扩展的部分，利用镇流电阻值高温下的正温度特性，提升器件短路能力；同时提升器件正向阻断状态下的热稳定性。(2)本专利技术通过优化内置镇流电阻的掺杂浓度、结深和电阻区域长度，根据实际设计要求，任意调整高压IGBT的短路承受时间大小，而不会使静态特性较传统结构退化。(3)本专利技术提出的内置镇流电阻结构，在传统高压IGBT工艺基础上易于实现，工艺兼容性强。附图说明图1是传统高压平面栅型IGBT器件的结构示意图；图2是本专利技术提供的一种具有内置镇流电阻的高压IGBT器件的结构示意图；图3是本专利技术提供的一种具有内置镇流电阻的高压IGBT器件和传统IGBT器件3300V条件下击穿曲线的仿真对比；图4是本专利技术提供的一种具有内置镇流电阻的高压IGBT器件和传统IGBT器件3300V条件下短路饱和电流的仿真对比。其中，1为隔离介质，2为多晶硅栅电极，3为第二导电类型半导体JEFT注入区，4为第二导电类型半导体N-漂移区，5为第二导电类型半导体缓冲层，6为第一导电类型半导体P+集电区，7为金属集电极，8为金属发射极，9为第一导电类型半导体P型基区，10为重掺杂第一导电类型半导体P+掺杂区，11为重掺杂第二导电类型半导体N+发射区，12为第二导电类型半导体内置镇流电阻区，13为栅氧化层。具体实施方式以下通过特定的具体实例说明本专利技术的实施方式，本领域技术人员可由本说明书所阐述的内容轻易地了解本专利技术的其他优点与功效。本专利技术还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本专利技术的精神下进行各种修饰或改变。一种具有内置镇流电阻的高压IGBT器件，其本文档来自技高网...

【技术保护点】
1.一种具有内置镇流电阻的高压IGBT器件，其特征在于：其元胞结构包括第一导电类

【技术特征摘要】
1.一种具有内置镇流电阻的高压IGBT器件，其特征在于：其元胞结构包括第一导电类型半导体P+集电区(6)、位于第一导电类型半导体P+集电区(6)背面的金属集电极(7)、第一导电类型半导体P+集电区(6)上方的第二导电类型半导体缓冲层(5)、第二导电类型半导体缓冲层(5)上方的第二导电类型半导体N-漂移区(4)；所述第二导电类型半导体N-漂移区(4)顶层中间区域为第一导电类型半导体P型基区(9)，第一导电类型半导体P型基区(9)中具有防止寄生三极管开启的重掺杂第一导电类型半导体P+掺杂区(10)、第二导电类型半导体内置镇流电阻区(12)和重掺杂第二导电类型半导体N+发射区(11)，第二导电类型半导体内置镇流电阻区(12)和重掺杂第二导电类型半导体N+发射区(11)位于重掺杂第一导电类型半导体P+掺杂区(10)上方的左右两侧，重掺杂第二导电类型半导体N+发射区(11)和第一导电类型半导体P型基区(9)通过金属发射极(8)短接；所述第二导电类型半导体N-漂移区(4)顶层第一导电类型半导体P型基区(9)两侧区域为降低JFET电阻的第二导电类型半导体JEFT注入区(3)；所述IGBT器件还包括栅极结构，栅极结构由相互接触的多晶硅栅电极(2)和栅氧化层(13)构成，其中栅氧化层(13)与第二导电类型半导体JEFT注入区(3)、第一导电类型半导体P型基区(9)、第二导电类型半导体内置镇流电阻区(12)和重掺杂第二导电类型半导...

【专利技术属性】
技术研发人员：李泽宏，彭鑫，吴玉舟，殷鹏飞，任敏，高巍，张金平，张波，
申请(专利权)人：电子科技大学，
类型：发明
国别省市：四川,51