包含可修复的易失性存储器的存储器件及其操作方法技术

技术编号:18239138 阅读:32 留言:0更新日期:2018-06-17 03:05
提供了一种包括可修复的易失性存储器的存储器件及其操作方法。存储器件包括存储用户数据的非易失性存储器,缓冲用户数据并且在存储器件的空闲时间执行用于检测易失性单元阵列上的缺陷单元的测试的易失性存储器,以及控制易失性存储器在空闲时间执行测试,并将包括测试结果或测试历史的测试信息存储在非易失性存储器中的控制器。 1

Memory device including repairable volatile memory and operation method thereof

A memory device including a repairable volatile memory is provided and a method of operation thereof. A memory piece includes a nonvolatile memory that stores user data, buffers user data and executes a volatile memory for testing a defect unit on a volatile unit array in the idle time of the memory device, and controls the execution test of the volatile memory in idle time, and will include test results or measurements. Test history information is stored in non-volatile memory controller. One

【技术实现步骤摘要】
包含可修复的易失性存储器的存储器件及其操作方法本申请要求于2016年12月7日在韩国知识产权局提交的韩国专利申请No.10-2016-0166206的优先权,其公开内容通过引用并入本文。
专利技术构思涉及存储器件,更具体地,涉及使用易失性存储器作为主存储器的存储器件及其操作方法。
技术介绍
作为半导体存储器件的非易失性存储器件可以包括以非易失性方式存储数据的存储单元。例如,闪存可用于各种类型的存储器件,例如存储卡和固态驱动器(SSD)。存储器件可以用于各种电子系统,例如移动电话、数码相机、个人数字助理(PDA)、移动计算系统和固定计算系统。存储器件可以在主机的请求下写入和读取数据。存储器件可以包括多个闪存设备,并且可以通过多个通道在闪存设备上执行诸如数据写入和数据读取的存储器操作。存储器件可以包括易失性存储器。例如,存储器件可以包括临时存储数据的动态随机存取存储器(DRAM)缓冲器。写入数据和/或读取数据可能临时存储在易失性存储器中。
技术实现思路
专利技术构思提供了一种存储器件及其操作方法,所述存储器件用于检测用作主存储器的易失性存储器中具有异常特性的缺陷单元,同时降低性能劣化或劣化的可能性,并且防止或降低数据错误发生的可能性的存储器件,及其操作方法。在专利技术构思的示例性实施例中,提供了一种包括存储用户数据的非易失性存储器的存储器件;缓冲用户数据并在存储器件的空闲时间执行检测易失性单元阵列上的有缺陷单元的测试的易失性存储器;以及控制易失性存储器在空闲时间执行测试并将基于所执行的测试生成的测试信息存储在非易失性存储器中的控制器。在专利技术构思的示例性实施例中,提供了一种操作存储器件的方法。方法包括进入其中没有向外部设备发送或从外部设备接收数据的空闲状态,执行用于检测易失性存储器上的缺陷单元的测试,在非易失性存储器中存储所执行的测试过程的测试信息,并根据测试信息修复检测到的缺陷单元。附图说明从以下结合附图的详细描述中将更清楚地理解本专利技术构思的实施例,其中:图1是根据本专利技术构思的实施例的存储系统的框图;图2是根据本专利技术构思的实施例的操作存储器件的方法的流程图;图3是根据本专利技术的实施例的操作存储器件的方法的流程图;图4是根据专利技术构思的实施例的在操作存储器件的方法中修复缺陷单元的操作的流程图;图5是根据专利技术构思的实施例的存储器件的框图;图6是根据专利技术构思的实施例的易失性存储器的电路图;图7是示出根据专利技术构思的实施例的在存储器件中用软件修复缺陷单元的图;图8A和图8B是根据专利技术构思的实施例的存储器件的操作的示意图;图9是根据专利技术构思的实施例的易失性存储器的存储单元阵列的框图;图10A和图10B是根据专利技术构思的实施例的不同测试过程的图;图11A是示出根据专利技术构思的实施例的对存储器件的易失性存储器进行测试的操作的图;图11B是在图11A所示的中断发生时所存储的测试历史的图;图12是根据专利技术构思的实施例的操作存储器件的方法的流程图;图13A和图13B是根据本专利技术构思的实施例的在存储器件的易失性存储器中的有效区域执行测试时执行的数据迁移方法的图;图14是根据专利技术构思的实施例的存储器件的元件的操作的流程图;图15是根据专利技术构思的实施例的存储器件的框图;图16是根据专利技术构思的实施例的存储器件的框图;图17是根据专利技术构思的实施例的固态驱动器(SSD)系统的框图;以及图18是根据专利技术构思的实施例的电子系统的框图。具体实施方式图1是根据专利技术构思的实施例的存储系统的框图。参照图1,存储系统1000可以包括主机200和存储器件100。存储器件100可以是或可以包括固态驱动器(SSD)。然而,专利技术构思不限于此,并且存储器件100可以是或可以包括包括易失性存储器的器件。例如,存储器件100可以被实现为或可以包括诸如嵌入式多媒体卡(eMMC)、通用闪存存储(UFS)、紧凑闪存(CF)、安全数字卡(SD)、微型SD、迷你SD、极限数字卡(xD)和/或记忆棒。存储器件100可以使用各种接口与主机200进行通信。主机200可以请求诸如数据读取操作和/或数据写入操作的存储器件100的数据处理操作。主机200可以对应于中央处理单元(CPU)、处理器、微处理器或应用处理器(AP)。主机200可以被实现为或可以包括片上系统(SoC)。可以使用诸如高级技术装置(ATA)、串行ATA(SATA)、外部SATA(e-SATA)、小型计算机小接口(SCSI)、串行连接SCSI(SAS)、外围组件互连PCI)、PCIExpress(PCI-E)、IEEE1384、通用串行总线(USB)接口、SD卡接口、MMC接口、eMMC接口和CF卡接口的各种类型的接口用于存储器件100和主机200之间的通信。存储器件100可以包括控制器110、非易失性存储器(NVM)120和易失性存储器(VM)130。VM130可以被用作存储器件100的主存储器。NVM120可以包括多个NVM单元。例如,NVM120可以包括多个闪存单元。闪存单元可以是NAND闪存单元。在下文中,将使用其中多个存储器单元包括NAND快闪存储器单元的情况作为示例来描述本专利技术构思的实施例。然而,专利技术构思不限于该示例,并且多个存储器单元可以是或可以包括各种类型的NVM单元。例如,存储器单元可以是或可以包括诸如电阻随机存取存储器(ReRAM)单元、相变RAM(PRAM)单元和磁性RAM(MRAM)单元的电阻存储器单元。NVM120可以是或可以包括二维(2D)或三维(3D)存储器阵列。三维存储器阵列可以在存储单元阵列的至少一个物理级别上整体地(monolithically)形成,存储单元阵列具有设置在硅衬底上的有源区和涉及存储器单元的操作并形成在衬底上或衬底中的电路。术语“整体”意味着阵列的每个级别的层直接沉积在阵列的底层(underlyinglevel)的层上。在专利技术构思的一些实施例中,3D存储器阵列包括沿垂直方向布置的垂直NAND串,以使得至少一个存储单元被放置在另一个存储单元上。所述至少一个存储单元可以包括电荷陷阱层。在美国专利公开号7,679,133、美国专利公开号8,553,466、美国专利公开号8,654,587、美国专利公开号8,559,235和美国专利申请号2011/0233648中公开了其中3D存储器阵列包括多个级别和由级别共享的字线和/或位线的3D存储器阵列的结构,其公开内容通过引用并入本文。控制器110控制存储器件100的所有操作,并控制NVM120的诸如数据写入操作和数据读取操作的存储器操作。VM130可以在存储器件100的数据写入和读取操作期间临时地存储数据。例如,VM130可以缓冲要被写入到NVM120或从NVM120读取的数据。数据可以包括用户数据。VM130还可以存储与存储器件100的激活(actuation)有关的信息。例如,VM130可以存储NVM120的元数据。VM130可以被实现为或可以包括动态RAM(DRAM)或静态RAM(SRAM),然而,专利技术构思不限于此。VM130可以包括临时存储写入数据的写入数据存储器和临时存储读取数据的读取数据存储器。或者,控制器110可以包括VM130。VM130可以在空闲时间期间执行检测缺陷单元的测试,并且可以在存储器件100处于空闲状态时修复、重新布本文档来自技高网...
包含可修复的易失性存储器的存储器件及其操作方法

【技术保护点】
1.一种存储器件,包括:

【技术特征摘要】
2016.12.07 KR 10-2016-01662061.一种存储器件,包括:非易失性存储器,被配置为存储用户数据;易失性存储器,包括易失性单元阵列,所述易失性存储器被配置为缓冲所述用户数据并且被配置为在所述存储器件的空闲时间执行用于检测所述易失性单元阵列上的缺陷单元的测试;以及控制器,被配置为控制所述易失性存储器,以在所述存储器件的空闲时间执行用于检测所述易失性单元阵列上的缺陷单元的所述测试,并被配置为在所述非易失性存储器中存储基于测试生成的测试信息。2.如权利要求1所述的存储器件,其中,所述测试信息包括测试结果和测试历史中的至少一个,所述测试结果包括缺陷单元的地址,所述测试历史包括测试的测试步骤、测试的测试条件和所述非易失性存储器的测试区域中的至少一个。3.如权利要求1所述的存储器件,其中,所述控制器被配置为响应于发生的中断控制所述易失性存储器停止所述测试,所述中断响应于从外部主机接收命令而发生,并且所述控制器被配置在所述非易失性存储器中存储响应于中断的发生而执行的测试过程的测试历史。4.如权利要求3所述的存储器件,其中,所述测试历史包括在所述易失性存储器的多个区域中已经执行了所述测试的区域的地址信息。5.如权利要求3所述的存储器件,其中,所述测试历史包括关于在多个测试步骤中在发生所述中断时执行的至少一个测试步骤的信息,所述多个测试步骤被顺序执行以检测所述缺陷单元。6.如权利要求3所述的存储器件,其中,所述测试历史包括关于在多个可变测试条件中的在所述中断发生时施加的测试条件的信息。7.如权利要求3所述的存储器件,其中,所述控制器被配置为在所述存储器件的下一空闲时间,基于所述测试历史确定测试过程以及在下一空闲时间执行的测试过程。8.如权利要求3所述的存储器件,其中,所述控制器被配置为在所述存储器件的下一空闲时间,基于所述测试历史,从所述易失性单元阵列的多个区域中确定区域以及在下一空闲时间在该区域执行的测试。9.如权利要求1所述的存储器件,其中,所述控制器被配置为响应于感测到所述存储器件的突然断电而控制所述易失性存储器停止所述测试,并且所述控制器被配置为将关于测试过程的测试信息存储在所述非易失性存储器中,所述测试过程一直被执行,直到感测到突然断电。10.如权利要求1所述的存储器件,其中,所述易失性存储器被配置为基于加速条件对所述易失性单元阵列执行写和读测试中的至少一个。11.如权利要求1所述的存储器件,其中,所述易失性存储器被配置为用冗余单元替换所述缺陷单元。12.如权利要求1所述的存储器件,其中,所述控制器被配置为向与所述缺陷单元相对应的位施加用于纠错的恢复码。13.如权利要求1所述的存储器件,其中所述非易失性存储器被配置为存储用于执行测试的程序代码;以及所述控制器被配置为从所述非易失性存储器读取所述程序代码,并且被配...

【专利技术属性】
技术研发人员:金相勋成俊基
申请(专利权)人:三星电子株式会社
类型:发明
国别省市:韩国,KR

网友询问留言 已有0条评论
  • 还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。

1