一种用于存储器的数据读取电路及存储器制造技术

技术编号:18239132 阅读:37 留言:0更新日期:2018-06-17 03:05
本发明专利技术提供一种用于存储器的数据读取电路及存储器,所述数据读取电路包括多个数据读取单元,每个所述数据读取单元包括:第一位线和第二位线,所述第一位线和所述第二位线是两条相邻的位线,且其所对应的存储单元的存储状态是相反的;比较放大器,所述比较放大器的同相输入端连接所述第一位线和第一输入信号,所述比较放大器的反相输入端连接所述第二位线和第二输入信号;后读取解码模块,用于将所述比较放大器输出的一位数据后读取解码为两位数据。本发明专利技术的数据读取电路增大了电流间隙,缩短了信号放大的时间,从而提升了数据读取速度;且采用特定的数据模式直接提高一倍的读取速度,并且本发明专利技术的数据读取电路每两条位线只需要一个比较放大器,节约了功耗和存储器的版图面积。 1

A data reading circuit and memory for memory

The present invention provides a data reading circuit and memory for memory. The data reading circuit includes a plurality of data reading units. Each data reading unit comprises a first bit line and a second bit line, the first bit line and the second bit line are two adjacent bit lines and their corresponding storage units. The storage state is opposite; the comparative amplifier, the phase input end of the comparative amplifier connects the first bit line and the first input signal, the reverse phase input end of the comparison amplifier connects the second bit line and the second input signal; the post reading decoding module is used for the output of the comparative amplifier after a bit of data. Read and decode to two bit data. The data reading circuit of the invention increases the gap of the current, shortens the time of the signal amplification, improves the reading speed of the data, and improves the reading speed by using a specific data mode directly, and the invention has only one comparative amplifier for every two bit lines of the data reading circuit, saving power and storage. The area of the layout of the device. One

【技术实现步骤摘要】
一种用于存储器的数据读取电路及存储器
本专利技术涉及存储器领域,具体而言涉及一种用于存储器的数据读取电路及存储器。
技术介绍
现在,高速Flash已经成为客户消费需求的方向,尤其是在汽车领域的MCU(微控制器)已经提出了小于10ns的访问时间的需求。目前高速Flash的极限速度可以达到10ns以内,最快的可以达到5~6ns。但有些特定的用途,比如存储单元数据模式只有“01”和“10”两种模式,对速度有着更高的要求,例如2~3ns。因此,目前的设计仍不能满足要求。但是,高速Flash对于访问时间的各个步骤皆有较高要求,其已经被充分优化,大幅度压缩某个步骤的时间以实现更高速访问时间,短期内技术上达不到,因此,通过压缩某个步骤的时间来大幅度提高读取速度十分困难。已知提高存储单元电流(cellcurrent)可以缩短信号比较放大(sensing)的时间,从而提高读取速度,但是受到工艺更新速度的限制,存储单元电流的提高比较困难,因此,单个周期内只读出1位数据越来越不能满足高速系统的要求。已有的MLC(多层单元闪存)技术能够在一个读取周期内能读出2位数据,那么相当于单个位数据的读取速度加倍,但是其代价是额外的功耗和版图面积。因此,为了解决上述问题,有必要提出一种新型的用于存储器的数据读取电路及存储器,以提高数据读取速度。
技术实现思路

技术实现思路
部分中引入了一系列简化形式的概念,这将在具体实施方式部分中进一步详细说明。本专利技术的
技术实现思路
部分并不意味着要试图限定出所要求保护的技术方案的关键特征和必要技术特征,更不意味着试图确定所要求保护的技术方案的保护范围。为了克服目前存在的问题,本专利技术一方面提供一种用于存储器的数据读取电路,其包括多个数据读取单元,每个所述数据读取单元包括:第一位线和第二位线,所述第一位线和所述第二位线是两条相邻的位线,且其所对应的存储单元所存储的数据是相反的;比较放大器,所述比较放大器的同相输入端连接所述第一位线和第一输入信号,所述比较放大器的反相输入端连接所述第二位线和第二输入信号;后读取解码模块,用于将所述比较放大器输出的一位数据后读取解码为两位数据。进一步地,当所述第一位线所对应的存储单元存储的数据为0时,所述第二位线所对应的存储单元存储的数据为1;当所述第一位线所对应的存储单元存储的数据为1时,所述第二位线所对应的存储单元存储的数据为0。在本专利技术的一个实施例中,所述第一输入信号的电压大于所述第二输入信号的电压时,所述后读取解码模块输出数字10;所述第一输入信号的电压小于所述第二输入信号的电压时,所述后读取解码模块输出数字01。在本专利技术的一个实施例中,所述第一输入信号和所述第二输入信号为电压信号,所述比较放大器为电压比较放大器。在本专利技术的一个实施例中,所述数据读取电路还包括位线地址选择电路,用于选择有效的位线,所述第一位线和所述第二位线均连接所述位线地址选择电路。根据本专利技术的另一方面还提供了一种存储器,其包括数据读取电路,所述数据读取电路包括多个数据读取单元,每个所述数据读取单元包括:第一位线和第二位线,所述第一位线和所述第二位线是两条相邻的位线,且其所对应的存储单元所存储的数据是相反的;比较放大器,所述比较放大器的同相输入端连接所述第一位线和第一输入信号,所述比较放大器的反相输入端连接所述第二位线和第二输入信号;后读取解码模块,用于将所述比较放大器输出的一位数据后读取解码为两位数据。进一步地,当所述第一位线所对应的存储单元存储的数据为0时,所述第二位线所对应的存储单元存储的数据为1;当所述第一位线所对应的存储单元存储的数据为1时,所述第二位线所对应的存储单元存储的数据为0。在本专利技术的一个实施例中,所述第一输入信号的电压大于所述第二输入信号的电压时,所述后读取解码模块输出数字10;所述第一输入信号的电压小于所述第二输入信号的电压时,所述后读取解码模块输出数字01。在本专利技术的一个实施例中,所述第一输入信号和所述第二输入信号为电压信号,所述比较放大器为电压比较放大器。在本专利技术的一个实施例中,所述数据读取电路还包括位线地址选择电路,用于选择有效的位线,所述第一位线和所述第二位线均连接所述位线地址选择电路。优选地,所述存储器包括闪存存储器。本专利技术的数据读取电路增大了电流间隙,缩短了信号放大的时间,从而提升了数据读取速度,且采用特定的数据模式直接提高一倍的读取速度,并且本专利技术的数据读取电路每两条位线只需要一个比较放大器,节约了功耗和存储器的版图面积。附图说明本专利技术的下列附图在此作为本专利技术的一部分用于理解本专利技术。附图中示出了本专利技术的实施例及其描述,用来解释本专利技术的原理。附图中:图1示出了用于目前的Flash的MLC技术的数据读取电路的示意性结构图;图2示出了根据本专利技术的一个实施例的、用于存储器的数据读取电路的示意性电路结构图;图3示出了目前的高速Flash的存储单元电流情况示意图;以及图4示出了根据本专利技术的实施例的、图2中数据读取电路的存储单元电流情况示意图。具体实施方式在下文的描述中,给出了大量具体的细节以便提供对本专利技术更为彻底的理解。然而,对于本领域技术人员而言显而易见的是,本专利技术可以无需一个或多个这些细节而得以实施。在其他的例子中,为了避免与本专利技术发生混淆,对于本领域公知的一些技术特征未进行描述。应当理解的是,本专利技术能够以不同形式实施,而不应当解释为局限于这里提出的实施例。相反地,提供这些实施例将使公开彻底和完全,并且将本专利技术的范围完全地传递给本领域技术人员。在附图中,为了清楚,层和区的尺寸以及相对尺寸可能被夸大。自始至终相同附图标记表示相同的元件。应当明白,当元件或层被称为“在…上”、“与…相邻”、“连接到”或“耦合到”其它元件或层时,其可以直接地在其它元件或层上、与之相邻、连接或耦合到其它元件或层,或者可以存在居间的元件或层。相反,当元件被称为“直接在…上”、“与…直接相邻”、“直接连接到”或“直接耦合到”其它元件或层时,则不存在居间的元件或层。应当明白,尽管可使用术语第一、第二、第三等描述各种元件、部件、区、层和/或部分,这些元件、部件、区、层和/或部分不应当被这些术语限制。这些术语仅仅用来区分一个元件、部件、区、层或部分与另一个元件、部件、区、层或部分。因此,在不脱离本专利技术教导之下,下面讨论的第一元件、部件、区、层或部分可表示为第二元件、部件、区、层或部分。空间关系术语例如“在…下”、“在…下面”、“下面的”、“在…之下”、“在…之上”、“上面的”等,在这里可为了方便描述而被使用从而描述图中所示的一个元件或特征与其它元件或特征的关系。应当明白,除了图中所示的取向以外,空间关系术语意图还包括使用和操作中的器件的不同取向。例如,如果附图中的器件翻转,然后,描述为“在其它元件下面”或“在其之下”或“在其下”元件或特征将取向为在其它元件或特征“上”。因此,示例性术语“在…下面”和“在…下”可包括上和下两个取向。器件可以另外地取向(旋转90度或其它取向)并且在此使用的空间描述语相应地被解释。在此使用的术语的目的仅在于描述具体实施例并且不作为本专利技术的限制。在此使用时,单数形式的“一”、“一个”和“所述/该”也意图包括复数形式,除非上下文清楚指出另外的方式。还应明白术语“组成”和/或“包括”,当在本文档来自技高网...
一种用于存储器的数据读取电路及存储器

【技术保护点】
1.一种用于存储器的数据读取电路,其包括多个数据读取单元,其特征在于,每个所述

【技术特征摘要】
1.一种用于存储器的数据读取电路,其包括多个数据读取单元,其特征在于,每个所述数据读取单元包括:第一位线和第二位线,所述第一位线和所述第二位线是两条相邻的位线,且其所对应的存储单元的存储状态是相反的;比较放大器,所述比较放大器的同相输入端连接所述第一位线和第一输入信号,所述比较放大器的反相输入端连接所述第二位线和第二输入信号;后读取解码模块,用于将所述比较放大器输出的一位数据后读取解码为两位数据。2.如权利要求1所述的数据读取电路,其特征在于,当所述第一位线所对应的存储单元存储的数据为0时,所述第二位线所对应的存储单元存储的数据为1;当所述第一位线所对应的存储单元存储的数据为1时,所述第二位线所对应的存储单元存储的数据为0。3.如权利要求1所述的数据读取电路,其特征在于,所述第一输入信号的电压大于所述第二输入信号的电压时,所述后读取解码模块输出数字10;所述第一输入信号的电压小于所述第二输入信号的电压时,所述后读取解码模块输出数字01。4.如权利要求1或3所述的数据读取电路,其特征在于,所述第一输入信号和所述第二输入信号为电压信号,所述比较放大器为电压比较放大器。5.如权利要求1所述的数据读取电路,其特征在于,所述数据读取电路还包括位线地址选择电路,用于选择有效的位线,所述第一位线和所述第二位线均连接所述位线地址选择电路。6.一种存储器,其包括数据读取电...

【专利技术属性】
技术研发人员:王韬
申请(专利权)人:中芯国际集成电路制造上海有限公司中芯国际集成电路制造北京有限公司
类型:发明
国别省市:上海,31

网友询问留言 已有0条评论
  • 还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。

1