The present invention provides a data reading circuit and memory for memory. The data reading circuit includes a plurality of data reading units. Each data reading unit comprises a first bit line and a second bit line, the first bit line and the second bit line are two adjacent bit lines and their corresponding storage units. The storage state is opposite; the comparative amplifier, the phase input end of the comparative amplifier connects the first bit line and the first input signal, the reverse phase input end of the comparison amplifier connects the second bit line and the second input signal; the post reading decoding module is used for the output of the comparative amplifier after a bit of data. Read and decode to two bit data. The data reading circuit of the invention increases the gap of the current, shortens the time of the signal amplification, improves the reading speed of the data, and improves the reading speed by using a specific data mode directly, and the invention has only one comparative amplifier for every two bit lines of the data reading circuit, saving power and storage. The area of the layout of the device. One
【技术实现步骤摘要】
一种用于存储器的数据读取电路及存储器
本专利技术涉及存储器领域,具体而言涉及一种用于存储器的数据读取电路及存储器。
技术介绍
现在,高速Flash已经成为客户消费需求的方向,尤其是在汽车领域的MCU(微控制器)已经提出了小于10ns的访问时间的需求。目前高速Flash的极限速度可以达到10ns以内,最快的可以达到5~6ns。但有些特定的用途,比如存储单元数据模式只有“01”和“10”两种模式,对速度有着更高的要求,例如2~3ns。因此,目前的设计仍不能满足要求。但是,高速Flash对于访问时间的各个步骤皆有较高要求,其已经被充分优化,大幅度压缩某个步骤的时间以实现更高速访问时间,短期内技术上达不到,因此,通过压缩某个步骤的时间来大幅度提高读取速度十分困难。已知提高存储单元电流(cellcurrent)可以缩短信号比较放大(sensing)的时间,从而提高读取速度,但是受到工艺更新速度的限制,存储单元电流的提高比较困难,因此,单个周期内只读出1位数据越来越不能满足高速系统的要求。已有的MLC(多层单元闪存)技术能够在一个读取周期内能读出2位数据,那么相当于单个位数据的读取速度加倍,但是其代价是额外的功耗和版图面积。因此,为了解决上述问题,有必要提出一种新型的用于存储器的数据读取电路及存储器,以提高数据读取速度。
技术实现思路
在
技术实现思路
部分中引入了一系列简化形式的概念,这将在具体实施方式部分中进一步详细说明。本专利技术的
技术实现思路
部分并不意味着要试图限定出所要求保护的技术方案的关键特征和必要技术特征,更不意味着试图确定所要求保护的技术方案的保护范围。为了克 ...
【技术保护点】
1.一种用于存储器的数据读取电路,其包括多个数据读取单元,其特征在于,每个所述
【技术特征摘要】
1.一种用于存储器的数据读取电路,其包括多个数据读取单元,其特征在于,每个所述数据读取单元包括:第一位线和第二位线,所述第一位线和所述第二位线是两条相邻的位线,且其所对应的存储单元的存储状态是相反的;比较放大器,所述比较放大器的同相输入端连接所述第一位线和第一输入信号,所述比较放大器的反相输入端连接所述第二位线和第二输入信号;后读取解码模块,用于将所述比较放大器输出的一位数据后读取解码为两位数据。2.如权利要求1所述的数据读取电路,其特征在于,当所述第一位线所对应的存储单元存储的数据为0时,所述第二位线所对应的存储单元存储的数据为1;当所述第一位线所对应的存储单元存储的数据为1时,所述第二位线所对应的存储单元存储的数据为0。3.如权利要求1所述的数据读取电路,其特征在于,所述第一输入信号的电压大于所述第二输入信号的电压时,所述后读取解码模块输出数字10;所述第一输入信号的电压小于所述第二输入信号的电压时,所述后读取解码模块输出数字01。4.如权利要求1或3所述的数据读取电路,其特征在于,所述第一输入信号和所述第二输入信号为电压信号,所述比较放大器为电压比较放大器。5.如权利要求1所述的数据读取电路,其特征在于,所述数据读取电路还包括位线地址选择电路,用于选择有效的位线,所述第一位线和所述第二位线均连接所述位线地址选择电路。6.一种存储器,其包括数据读取电...
【专利技术属性】
技术研发人员:王韬,
申请(专利权)人:中芯国际集成电路制造上海有限公司,中芯国际集成电路制造北京有限公司,
类型:发明
国别省市:上海,31
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。