非易失性存储装置制造方法及图纸

一种非易失性存储装置包括：读取/写入控制单元、电压发生单元以及存储器单元。读取/写入控制电路被配置成响应于读取控制信号、写入控制信号以及数据而供应偏置电压。电压发生单元被配置成将偏置电压的电平与感测节点的电压电平进行比较、并且基于比较的结果来以具有恒定电平的电压驱动所述感测节点。存储器单元与感测节点耦接，并且被配置成接收具有恒定电平的电压。 1

Nonvolatile storage device

A non-volatile storage device includes a read / write control unit, a voltage generating unit and a memory unit. The read / write control circuit is configured to supply bias voltage in response to read control signals, write control signals and data. The voltage generating unit is configured to compare the level of the bias voltage to the voltage level of the sensing node and to drive the sensing node with a constant voltage based on a comparative result. The memory unit is coupled to the sensing node and configured to receive a voltage with a constant level. One

【技术实现步骤摘要】
非易失性存储装置相关申请的交叉引用本申请要求2012年12月21日向韩国知识产权局提交的申请号为10-2012-0150159的韩国专利申请的优先权，其全部内容通过引用合并于此。
本专利技术总体而言涉及一种半导体装置，更具体而言，涉及一种包括非易失性存储器单元的存储装置。
技术介绍
已知的DRAM包括由电容器形成的存储器单元，并且在将电荷充入存储器单元或者从存储器单元中释放电荷的同时储存数据。然而，DRAM因为电容器具有泄漏电流而具有易失性存储器的缺点。为了改善DRAM的缺点，正研究不需要保留数据的非易失性存储器。尤其，对通过改变存储器单元的结构来实施非易失性存储器继续进行了尝试。尝试之一是包括了阻变存储器单元的阻变存储装置。图1是示出已知的非易失性存储装置的结构的示意性示图。参见图1，已知的非易失性存储装置10包括：存储器单元11、第一晶体管N1、第二晶体管N2、第三晶体管N3、读取感测放大器12以及写入驱动器13。存储器单元11由电阻值根据温度或者电流量来改变的阻变材料组成。存储器单元11根据储存的数据而具有不同的电阻值。此外，存储器单元11包括二极管，使得电流能够沿着一个方向流动。第一晶体管N1响应于供应到第一晶体管N1的栅极的位线选择信号BLS而将读取感测放大器12与存储器单元11耦接。第二晶体管N2响应于位线选择信号BLS而将写入驱动器13与存储器单元11耦接。第三晶体管N3响应于字线选择信号WLS而将存储器单元11与接地电压VSS的端子耦接，因而形成到存储器单元11的电路路径。读取感测放大器12响应于读取控制信号RD而供应读取电流IRD。写入驱动器13响应于写入控制信号WT和数据DATA而供应写入电流IWT。响应于用于读取操作的读取控制信号RD、位线选择信号BLS以及字线选择信号WLS，读取感测放大器12将读取电流IRD施加到存储器单元11、感测根据存储器单元11的电阻值而变化的电压VSEN、并且根据感测的电压来输出数据。响应于用于写入操作的写入控制信号WT、数据DATA、位线选择信号BLS以及字线选择信号WLS，写入驱动器13将写入电流IWT供应到存储器单元11，使得存储器单元11的电阻值根据写入电流IWT的强度来改变。读取感测放大器12和写入驱动器13具有相应的电流镜像结构以分别产生读取电流IRD和写入电流IWT。电流镜像消耗大量的电流，并且电流镜像的电流驱动能力根据位置而改变，由此限制了读取感测放大器12和写入驱动器13的布置。此外，在供应读取电流IRD和写入电流IWT的方法中，因为产生根据开关的峰值电流，所以储存在存储器单元11中的数据可以在读取操作中改变，结果在写入操作中将与期望数据不同的数据储存在存储器单元11中的可能性增大。此外，读取感测放大器12利用第一高压VPPSA来产生读取电流IRD，并且写入驱动器13利用第二高压VPPWD来产生写入电流IWT。结果，用以产生第一高压VPPSA和第二高压VPPWD所必需的电流量增加。
技术实现思路
本文描述了一种非易失性存储装置，所述非易失性存储装置能够集成读取感测放大器和写入驱动器，并且通过供应具有恒定电平的电压来感测流经存储器单元的电流。本文描述了一种非易失性存储装置，所述非易失性存储装置能够集成读取感测放大器和写入驱动器，并且通过供应具有恒定电平的电压来感测流经存储器单元的电流。在本专利技术的一个实施例中，一种非易失性存储装置包括：读取/写入控制单元，所述读取/写入控制单元被配置成响应于读取控制信号、写入控制信号以及数据而供应偏置电压；电压发生单元，所述电压发生单元被配置成将偏置电压的电平与感测节点的电压电平进行比较、并且基于比较的结果以具有恒定电平的电压来驱动感测节点；以及存储器单元，所述存储器单元与感测节点耦接，并且被配置成接收具有恒定电平的电压。在本专利技术的一个实施例中，一种非易失性存储装置包括：共享驱动器单元，所述共享驱动器单元被配置成响应于读取控制信号、写入控制信号以及数据而向感测节点供应具有恒定电平的电压；存储器单元，所述存储器单元被配置成具有与感测节点耦接的第一端子并且接收具有恒定电平的电压；以及电流感测单元，所述电流感测单元与存储器单元的第二端子耦接，并且被配置成感测流经存储器单元的电流并基于感测的结果来产生数据输出信号。在本专利技术的一个实施例中，一种非易失性存储装置包括：共享读取/写入控制单元，所述共享读取/写入控制单元被配置成响应于读取控制信号、写入控制信号以及数据而将偏置电压供应到多个存储块；块开关，所述块开关被配置成响应于块选择信号而将偏置电压供应到从多个存储块中选择的存储块；电压发生单元，所述电压发生单元被配置成从块开关接收偏置电压、将接收到的偏置电压的电平与感测节点的电压电平进行比较、以及基于比较的结果以具有恒定电平的电压来驱动感测节点；以及存储器单元，所述存储器单元与感测节点耦接，并且被配置成接收具有恒定电平的电压。附图说明结合附图来描述本专利技术的特点、方面和实施例，其中：图1是示出已知的非易失性存储装置的结构的示意性示图；图2是示出根据本专利技术的一个实施例的非易失性存储装置的结构的示图；图3是示出图2的读取/写入控制单元的一个实施例的示意性框图；图4A和图4B是示出图3的DAC的结构的实施例的示图；图5是示出根据本专利技术的一个实施例的非易失性存储装置的结构的示图；以及图6是示出根据本专利技术的一个实施例的非易失性存储装置的结构的示图。具体实施方式在下文中，将通过各种实施例、参照附图来描述根据本专利技术的非易失性存储装置。图2是示出根据本专利技术的一个实施例的非易失性存储装置的结构的示图。参见图2，非易失性存储装置1可以包括共享驱动器单元100和存储器单元210（出于简便仅示出一个存储器单元）。共享驱动器单元100响应于读取控制信号RD、写入控制信号WT以及数据DATA而为感测节点SAI供应具有恒定电平的电压VC。读取控制信号RD是当非易失性存储装置1执行读取操作时从接收自处理器或控制器（未示出）的读取命令中产生的内部信号。写入控制信号WT是当非易失性存储装置1执行写入操作时从接收自处理器或控制器的写入命令中产生的内部信号。共享驱动器单元100能够响应于读取控制信号RD而驱动感测节点SAI，使得在读取操作中感测节点SAI定期地保持具有第一电平的电压VC。当执行读取操作时，施加第一电平的电压VC以感测存储器单元210中储存的数据。此外，共享驱动器单元100可以响应于写入控制信号WT和数据DATA而驱动感测节点SAI，使得感测节点SAI定期地保持具有第二电平和第三电平中的一个的电平的电压VC。可以施加第二电平或第三电平的电压VC以将设定数据和复位数据写入到存储器单元210中。在本专利技术的一个实施例中，存储器单元210被举例说明为储存单电平的数据。本专利技术的本实施例也适用于包括了用于储存多电平数据的存储器单元的非易失性存储装置。共享驱动器单元100可以施加具有较多数目的电平的电压VC，以将多电平的数据储存在存储器单元210中，或者从存储器单元210中输出多电平的数据。例如，电压VC可以在读取操作中具有两个电平，并且电压VC可以在写入操作中具有三个电平。存储器单元210与感测节点SAI耦接，并且被配置成从感测节点SAI接收具有恒定电本文档来自技高网...

【技术保护点】
1.一种非易失性存储装置，包括：

【技术特征摘要】
2012.12.21 KR 10-2012-01501591.一种非易失性存储装置，包括：读取/写入控制单元，所述读取/写入控制单元被配置成供应偏置电压；电压发生单元，所述电压发生单元被配置成将所述偏置电压的电平与感测节点的电压电平进行比较、并且基于比较的结果来以具有恒定电平的电压驱动所述感测节点；以及存储器单元，所述存储器单元与所述感测节点耦接，并且被配置成接收所述具有恒定电平的电压，其中，所述读取/写入控制单元包括：控制信号发生器，所述控制信号发生器被配置成响应于读取控制信号、写入控制信号以及数据来产生数字码信号；以及数字模拟转换器，所述数字模拟转换器被配置成响应于所述数字码信号而产生所述偏置电压。2.如权利要求1所述的非易失性存储装置，其中，所述电压发生单元包括：比较器，所述比较器被配置成将所述偏置电压的电平与所述感测节点的电压电平进行比较、并且基于比较的结果来产生比较信号；以及驱动器，所述驱动器被配置成响应于所述比较信号而以电源电压来驱动所述感测节点。3.如权利要求1所述的非易失性存储装置，还包括电流感测单元，所述电流感测单元与所述感测节点耦接，并且被配置成将流经所述存储器单元的感测电流与参考电流进行比较、并基于比较的结果来产生数据输出信号。4.如权利要求1所述的非易失性存储装置，还包括：列开关，所述列开关被配置成响应于位线选择信号而将所述感测节点与所述存储器单元耦接；以及行开关，所述行开关被配置成响应于字线选择信号而将所述存储器单元与用于接地电压的端子耦接。5.一种非易失性存储装置，包括：共享驱动器单元，所述共享驱动器单元被配置成响应于读取控制信号、写入控制信号以及数据而向感测节点供应具有恒定电平的电压；存储器单元，所述存储器单元被配置成具有与所述感测节点耦接的第一端子、并且接收具有所述恒定电平的电压；以及电流感测单元，所述电流感测单元与所述存储器单元的第二端子耦接，并且被配置成感测流经所述存储器单元的电流并基于感测的结果来产生数据输出信号，其中，所述共享驱动器单元包括：控制信号发生器，所述控制信号发生器被配置成响应于所述读取控制信号、所述写入控制信号以及所述数据而产生数字码信号；数字模拟转换器，所述数字模拟转换器被配置成响应于所述数字码信号而产生偏置电压；以及电压发生单元，所述电压发生单元被配置成将所述偏置电压的电平与所述感测节点的电压电平进行比较、并且基于比较的结果来以所述具有恒定电平的电压驱动所述感测节点。6.如权利要求5所述的非易失性存储装置，其中，所述电压发生单元包括：比较器，所述比较器被配置成将所述偏置电压的电平与所述感测节点的电压电平进行比较、并且基于比较的结果来产生比较信号；以及驱动器，所述驱动器被配置成响应于所述比较信号而以电源电压来驱动所述感测节点。7.如权利要求5所述的非易失性存储装置，还...

【专利技术属性】
技术研发人员：朴哲贤，
申请(专利权)人：爱思开海力士有限公司，
类型：发明
国别省市：韩国,KR