包括具有主驱动和旁路晶体管的共源共栅电路的电子设备制造技术

本实用新型专利技术涉及一种包括具有主驱动和旁路晶体管的共源共栅电路的电子设备。该电子设备可包括第一晶体管，该第一晶体管包括漏极电极、栅极电极和源极电极；以及第二晶体管，该第二晶体管包括漏极电极、栅极电极和源极电极，其中第一晶体管和第二晶体管的漏极电极彼此耦接，第一晶体管和所述第二晶体管的栅极电极彼此耦接，并且第一晶体管和第二晶体管的源极电极彼此耦接。第一晶体管和第二晶体管可具有不同的栅极长度。本实用新型专利技术要解决的问题是改进晶体管的泄漏电流工作寿命。通过本实用新型专利技术实现的技术效果是实现具有当晶体管具有不同的物理性质或电性质时，其中两个晶体管并联连接的电子设备。

【技术实现步骤摘要】
包括具有主驱动和旁路晶体管的共源共栅电路的电子设备
本技术涉及电子设备，并且更具体地，涉及包括具有主驱动和旁路晶体管的共源共栅电路的电子设备。
技术介绍
共源共栅电路可包括高侧晶体管和低侧晶体管，其中电路通常由提供给低侧晶体管的栅极的信号控制。高侧晶体管可包括GaN高电子迁移率晶体管(HEMT)，并且低侧晶体管可包括Si金属-绝缘体-半导体场效应晶体管(MISFET)。由于电路被设计为在更高的驱动电流下操作，所以泄漏电流将同样增加。在更高的温度下，GaNHEMT的泄漏电流低于SiMISFET。随着时间推移，GaNHEMT的泄漏电流和动态导通状态电阻增加。期望进一步改进以减少泄漏电流并且延长GaNHEMT在共源共栅构型中的工作寿命。
技术实现思路
本技术要解决的问题是减少晶体管的泄漏电流并延长其工作寿命。根据本技术的一个方面，提供了电子设备。电子设备包括第一晶体管，该第一晶体管包括漏极电极、具有第一栅极长度的栅极电极、和源极电极；以及第二晶体管，该第二晶体管包括漏极电极、具有小于第一栅极长度的第二栅极长度的栅极电极、和源极电极，其中第一晶体管和第二晶体管的漏极电极彼此耦接，第一晶体管和第二晶体管的栅极电极彼此耦接，并且第一晶体管和第二晶体管的源极电极彼此耦接。在一个实施方案中，电子设备还包括第三晶体管，其中第三晶体管的漏极电极耦接到第一晶体管和第二晶体管的源极电极，并且第三晶体管的源极电极耦接到第一晶体管和第二晶体管的栅极电极，并且第一晶体管和第二晶体管是耗尽型晶体管，并且第三晶体管是增强型晶体管。在另一个实施方案中，第一晶体管具有第一有效沟道宽度，第二晶体管具有第二有效沟道宽度，并且第一有效沟道宽度为第二有效沟道宽度的至少11倍。在又一个实施方案中，电子设备还包括沟道层；以及覆盖在沟道层上面并且具有凹部的阻挡层，其中在凹部内的第一位置处，阻挡层具有第一厚度，并且在凹部之外的第二位置处，阻挡层具有大于第一厚度的第二厚度，其中第一晶体管的栅极电极在第一位置处覆盖在沟道层和阻挡层上面，并且第二晶体管的第二栅极电极在第二位置处覆盖在沟道层和阻挡层上面。在再一个实施方案中，第一晶体管包括第一沟道层，第二晶体管包括第二沟道层，并且第一沟道层和第二沟道层被配置为具有不同的导通状态电子密度。在另外的实施方案中，第一晶体管具有第一栅极电极到漏极电极距离，并且第二晶体管具有小于第一栅极电极到漏极电极距离的第二栅极电极到漏极电极距离。在另一个实施方案中，当第一晶体管和第二晶体管的栅极电极处于相同电压下时，与第一晶体管相比，第二晶体管具有较高的泄漏电流。在另一个方面，提供了电子设备。电子设备包括第一晶体管，该第一晶体管包括漏极电极、栅极电极和源极电极；以及第二晶体管，该第二晶体管包括漏极电极、栅极电极和源极电极，其中第一晶体管和第二晶体管的漏极电极彼此耦接，第一晶体管和第二晶体管的栅极电极彼此耦接，并且第一晶体管和第二晶体管的源极电极彼此耦接，并且第一晶体管具有第一有效沟道宽度，第二晶体管具有第二有效沟道宽度，并且第一有效沟道宽度为第二有效沟道宽度的至少11倍。在一个实施方案中，与第二晶体管相比，第一晶体管包括更多个晶体管结构。在另一个实施方案中，与第一晶体管相比，第二晶体管具有较高的泄漏电流，其中第一晶体管和第二晶体管的栅极电极处于相同电压下。通过本技术实现的技术效果是实现了具有当晶体管具有不同的物理或电性质时，其中两个晶体管并联连接的电子设备。附图说明在附图中以举例说明的方式示出实施方案，而实施方案并不受限于附图。图1包括共源共栅电路的示意图，该共源共栅电路包括主驱动高侧晶体管，与主驱动高侧晶体管并联连接的旁路晶体管，以及低侧晶体管。图2包括共源共栅电路的示意图，该共源共栅电路包括主驱动高侧晶体管，与主驱动高侧晶体管并联连接的旁路晶体管，以及低侧晶体管。图3包括半桥电路的示意图，该半桥电路包括共源共栅电路，其中共源共栅电路中的每个包括类似于图2所示的共源共栅电路。图4包括共源共栅电路的主驱动高侧晶体管的剖视图。图5包括对于不同厚度的氮化硅膜，夹断电压相对于栅极长度的曲线图。图6包括共源共栅电路的旁路晶体管的剖视图，其中共源共栅电路包括图4的主驱动高侧晶体管。图7包括共源共栅电路的替代主驱动高侧晶体管的剖视图。图8包括共源共栅电路的另外替代旁路晶体管的剖视图，其中共源共栅电路包括图4的主驱动高侧晶体管。技术人员认识到附图中的元件为了简明起见而示出，而未必按比例绘制。例如，附图中一些元件的尺寸可能相对于其他元件被夸大，以有助于理解本技术的实施方案。具体实施方式提供以下与附图相结合的说明以帮助理解本文所公开的教导。以下讨论将着重于该教导的具体实现方式和实施方案。提供该着重点以帮助描述所述教导，而不应被解释为对所述教导的范围或适用性的限制。然而，基于如本申请中所公开的教导，可以采用其他实施方案。术语“化合物半导体”旨在意指包含至少两种不同元素的半导体材料。示例包括SiC、SiGe、GaN、InP、AlvGa(1-v)N、CdTe等等。III-V半导体材料旨在意指包含至少一种三价金属元素和至少一种15族元素的半导体材料。III-N半导体材料旨在意指包含至少一种三价金属元素和氮的半导体材料。13族-15族半导体材料旨在意指包括至少一种13族元素和至少一种15族元素的半导体材料。术语“载体杂质”旨在意指(1)当作为受体时，化合物内的杂质，与化合物内的所有阳离子的至少90％相比较，该杂质具有不同化合价状态，或(2)作为供体时，化合物内的杂质，与化合物内的所有阴离子的至少90％相比较，该杂质具有不同化合价。例如，C、Mg和Si为相对于GaN的受体，因为它们可捕集电子。如本文所用，Al不是相对于GaN的载体杂质，因为Al和Ga具有3+化合价。载体杂质可有意地添加，或者可作为天然产生杂质或作为形成包括杂质的层的结果存在。受体和供体为相反载体类型的载体杂质。在本说明书中，沿晶体管的源极电极和漏极电极之间的方向测量沟道长度和栅极长度。沿垂直于沟道长度的方向测量晶体管的沟道宽度。尽管层或区域在本文可描述为供体杂质类型或受体杂质类型，但技术人员理解杂质类型可为相反的并且根据本专利技术描述也为可能的。除非相反地明确规定，否则术语“载体杂质浓度”或“载体杂质的浓度”在指代层、膜或区域时，旨在意指此类层、膜或区域的平均浓度。为了附图的清楚，设备结构的某些区域诸如掺杂区或介电区可以被示为具有大致直线的边缘和精确角度的拐角。然而，本领域的技术人员理解，由于掺杂物的扩散和激活或层的形成，此类区域的边缘通常可不为直线并且拐角可不为精确角度。术语“在...上”、“覆盖在上面”和“在...上方”可用于指示两种或更多种元件彼此直接物理接触。然而，“在...上方”也可意指两种或更多种元件彼此不直接接触。例如，“在...上方”可意指一种元件在另一种元件之上，但元件彼此不接触并且可在这两种元件之间具有另一种或多种元件。对应于元素周期表中的列的族编号基于2011年1月21日版IUPAC元素周期表。术语“高电压”在提及层、结构或设备时，意指此类层、结构或设备可跨接此类层、结构或设备(例如，在处于断开状态的晶体管的源极与漏极之间)经受至少150V差值而本文档来自技高网...

【技术保护点】
一种电子设备，其特征在于，包括：第一晶体管，所述第一晶体管包括漏极电极、具有第一栅极长度的栅极电极和源极电极；以及第二晶体管，所述第二晶体管包括漏极电极、具有小于所述第一栅极长度的第二栅极长度的栅极电极和源极电极，其中所述第一晶体管的漏极电极和所述第二晶体管的漏极电极彼此耦接，所述第一晶体管的栅极电极和所述第二晶体管的栅极电极彼此耦接，并且所述第一晶体管的源极电极和所述第二晶体管的源极电极彼此耦接。

【技术特征摘要】
2016.10.05 US 15/286,0421.一种电子设备，其特征在于，包括：第一晶体管，所述第一晶体管包括漏极电极、具有第一栅极长度的栅极电极和源极电极；以及第二晶体管，所述第二晶体管包括漏极电极、具有小于所述第一栅极长度的第二栅极长度的栅极电极和源极电极，其中所述第一晶体管的漏极电极和所述第二晶体管的漏极电极彼此耦接，所述第一晶体管的栅极电极和所述第二晶体管的栅极电极彼此耦接，并且所述第一晶体管的源极电极和所述第二晶体管的源极电极彼此耦接。2.根据权利要求1所述的电子设备，还包括第三晶体管，其中：所述第三晶体管的漏极电极耦接到所述第一晶体管的源极电极和所述第二晶体管的源极电极；所述第三晶体管的源极电极耦接到所述第一晶体管的栅极电极和所述第二晶体管的栅极电极；并且所述第一晶体管和所述第二晶体管是耗尽型晶体管，并且所述第三晶体管是增强型晶体管。3.根据权利要求1所述的电子设备，其中所述第一晶体管具有第一有效沟道宽度，所述第二晶体管具有第二有效沟道宽度，并且所述第一有效沟道宽度为所述第二有效沟道宽度的至少11倍。4.根据权利要求1所述的电子设备，还包括：沟道层；和阻挡层，所述阻挡层覆盖在所述沟道层上面并且具有凹部，其中在所述凹部内的第一位置处，所述阻挡层具有第一厚度，并且在所述凹部之外的第二位置处，所述阻挡层具有大于所述第一厚度的第二厚度，其中：所述第一晶体管的所述栅极电极在所述第一位置处覆盖在所述沟道层和所述阻挡层上面；并且所述第二晶体管的第二栅极电极在所述...

【专利技术属性】
技术研发人员：全祐哲，阿里·萨利赫，
申请(专利权)人：半导体元件工业有限责任公司，
类型：新型
国别省市：美国,US