能够测试内部信号线的多芯片封装件制造技术

可以提供一种能够测试内部信号线的多芯片封装件，所述多芯片封装件包括：印刷电路板；第一半导体芯片，安装在印刷电路板上并且包括测试电路；第二半导体芯片，安装在印刷电路板上并且经由多条内部信号线电连接到第一半导体芯片。测试电路可以被配置为：启用第一半导体芯片的与焊盘连接的电路，将互补的数据传输到焊盘之中的至少两个焊盘，并且在与所述至少两个焊盘连接的电路中形成电流路径，从而检测内部键合引线之间的短路，其中，所述焊盘与多条内部信号线接触。

【技术实现步骤摘要】
能够测试内部信号线的多芯片封装件本申请要求于2016年12月6日提交到韩国知识产权局的第10-2016-0165176号韩国专利申请的优先权，该韩国专利申请的公开内容通过引用全部包含于此。
专利技术构思涉及半导体装置，更具体地，涉及包括用于检测安装在其中的半导体芯片之间的内部信号线的故障的测试电路的多芯片封装件。
技术介绍
由于电子装置包括多个半导体集成电路(或半导体芯片)，所以它们的硬件构造已变得越来越复杂。根据对电子装置小型化和重量减少的需求，为了减少在电子装置中安装的组件的数量，已经开发了包括安装在一个封装件中的多个半导体芯片的多芯片封装件。安装在多芯片封装件中的半导体芯片通过内部信号线(例如，键合引线)彼此电连接。一些内部信号线可以连接到多芯片封装件的外部端子，因此，可以通过将信号施加到外部端子来检测内部信号线的故障。一些内部信号线使半导体芯片在多芯片封装件内部彼此电互连，并且可能不连接到多芯片封装件的外部端子。需要对多芯片封装件中未连接到外部端子的内部信号线的缺陷进行测试的方法。
技术实现思路
一些专利技术构思提供了包括用于检测安装在其中的半导体芯片之间的内部信号线的故障的测试电路的多芯片封装件。根据专利技术构思的方面，一种多芯片封装件可以包括：印刷电路板；第一半导体芯片，位于印刷电路板上并包括测试电路；第二半导体芯片，位于印刷电路板上并经由多条内部信号线电连接到第一半导体芯片。测试电路可以被配置为启用第一半导体芯片的与焊盘连接的电路，将互补的数据传输到焊盘之中的至少两个焊盘，并且在与所述至少两个焊盘连接的电路中形成电流路径，从而检测内部键合引线的短路，其中，所述焊盘与所述多条内部信号线接触。根据专利技术构思的另一方面，一种多芯片封装件可以包括：印刷电路板；第一半导体芯片，位于印刷电路板上并包括测试电路；第二半导体芯片，位于印刷电路板上并经由多条内部信号线电连接到第一半导体芯片。测试电路可以被配置为启用第一半导体芯片的分别与第一焊盘和第二焊盘连接的第一电路和第二电路，通过第一电路将第一数据输出到第一焊盘，通过第二电路从第二焊盘接收第二数据，并且使第一数据和第二数据中的一个反相，从而检测内部信号线的短路，其中，所述第一焊盘和所述第二焊盘与多芯片封装件的内部信号线接触。根据专利技术构思的方面，一种多芯片封装件可以包括：印刷电路板；第一半导体芯片，位于印刷电路板上，第一半导体芯片包括测试电路、多个焊盘、输入驱动器和输出驱动器；第二半导体芯片，位于印刷电路板上，第二半导体芯片经由多条内部信号线与第一半导体芯片的第一焊盘和第二焊盘电连接，所述测试电路包括：写入路径选择电路，被配置为经由输出驱动器将第一数据提供到多个焊盘之中的第一焊盘；读取路径选择电路，被配置为经由输入驱动器从多个焊盘之中的第二焊盘接收第二数据；数据反相电路，被配置为使第一数据和第二数据中的一个反相；第一开关，被配置为将写入路径选择电路的第一数据提供到数据反相电路；第二开关，被配置为将读取路径选择电路的第二数据提供到数据反相电路。附图说明通过下面结合附图进行的详细描述，将会更清楚地理解专利技术构思的示例实施例，在附图中：图1是根据专利技术构思的示例实施例的多芯片封装件的剖视图；图2是用于描述图1的键合引线短路的区域的图；图3是示出根据专利技术构思的示例实施例的包括在图1的多芯片封装件中的测试电路的第一半导体芯片的一部分的电路图；图4和图5是用于描述根据专利技术构思的示例实施例的测试多芯片封装件的内部键合引线是否短路的方法的图；图6和图7是概念性地描述根据专利技术构思的示例实施例的测试在多芯片封装件中内部键合引线是否短路的方法的图；图8和图9是用于描述根据专利技术构思的另一示例实施例的测试在多芯片封装件中的内部键合引线是否短路的方法的图；图10是用于描述根据专利技术构思的另一示例实施例的测试在多芯片封装件中的内部键合引线是否短路的方法的图；图11是示出根据专利技术构思的示例实施例的包括多芯片封装件的嵌入式多媒体卡(eMMC)系统的框图；图12是示出根据专利技术构思的示例实施例的包括多芯片封装件的通用闪存存储(UFS)系统的图；以及图13是示出将根据专利技术构思的示例实施例的多芯片封装件的存储器装置应用于移动装置的示例的框图。具体实施方式图1是根据专利技术构思的示例实施例的多芯片封装件的剖视图。参照图1，多芯片封装件100可以包括安装在印刷电路板(PCB)120上的第一半导体芯片130(CHIP1)和第二半导体芯片141至148(CHIP2_1至CHIP2_8)。印刷电路板120可以包括通过绝缘层彼此分离的多个导电层(未示出)和硅通孔(TSV)122。印刷电路板120的导电层(未示出)和TSV122可以与多芯片封装件100的外部端子110连接。例如，多芯片封装件100的外部端子110可以包括封装球或引线。例如，多芯片封装件100可以是：层叠封装(PoP)、球栅阵列(BGA)、芯片级封装(CSP)、塑料引线芯片载体(PLCC)、塑料双列直插式封装(PDIP)、窝夫尔组件中裸片(DieinWafflePack，DWP)、晶圆形式裸片(DieinWaferForm，DWF)、板上芯片(COB)、陶瓷双列直插式封装(CERDIP)、公制方形扁平封装件(MQFP)、薄方形扁平封装(TQFP)、小外形IC(SOIC)、窄间距小外形封装(SSOP)、薄型小外形封装(TSOP)、系统级封装(SIP)、多芯片封装(MCP)、或者晶圆级制造的封装(WFP)。多芯片封装件100可以是具有高容量和高速功能的存储器系统。例如，多芯片封装件100可以是包括基于NAND闪存的非易失性存储器装置和用于控制非易失性存储器装置的存储器控制器的嵌入式多媒体卡(eMMC)装置或通用闪存存储(UFS)装置。第二半导体芯片141至148可以包括NAND闪存。第一半导体芯片130可以是控制第二半导体芯片141至148的存储器控制器。第一半导体芯片130可以通过第一键合引线A1电连接到多芯片封装件100的外部端子110。第一键合引线A1可以连接在与外部端子110连接的印刷电路板120的TSV122的焊盘与第一半导体芯片130的焊盘之间。根据示例实施例，第一键合引线A1可以连接在与印刷电路板120的导电层连接的焊盘和第一半导体芯片130的焊盘之间，其中，印刷电路板120的所述导电层连接到外部端子110。第二半导体芯片141至148可以包括多个非易失性存储器装置。非易失性存储器装置可以包括非易失性存储器装置(例如，NAND闪存、NOR闪存、相变存储器(PRAM)、电阻存储器(ReRAM)或磁阻存储器(MRAM))。在下文中，假设在此描述的非易失性存储器装置是NAND闪存。非易失性存储器装置包括具有以行(字线)和列(位线)布置的存储器单元的存储器单元阵列。每个存储器单元可以存储1位(单个比特)的数据或M位(多个比特)的数据(其中M为2或更大)。每个存储器单元可以被实现为具有电荷存储层(例如，浮栅或电荷捕获层)的存储器单元或具有可变电阻元件的存储器单元。存储器单元阵列可以具有单层阵列结构(或二维(2D)阵列结构)或多层阵列结构(或三维(3D)阵列结构)。3D存储器阵列可以一体地形成在基底(例如，诸如硅的半导体基底或者绝缘体上半导体基底)上。3D存储本文档来自技高网...

【技术保护点】
一种多芯片封装件，所述多芯片封装件包括：印刷电路板；第一半导体芯片，位于印刷电路板上，第一半导体芯片包括测试电路；第二半导体芯片，位于印刷电路板上，第二半导体芯片经由多条内部信号线电连接到第一半导体芯片，其中，测试电路被配置为启用第一半导体芯片的与焊盘连接的电路，将互补的数据传输到焊盘之中的至少两个焊盘，并且在与所述至少两个焊盘连接的电路中形成电流路径，其中，所述焊盘与多条内部信号线接触。

【技术特征摘要】
2016.12.06 KR 10-2016-01651761.一种多芯片封装件，所述多芯片封装件包括：印刷电路板；第一半导体芯片，位于印刷电路板上，第一半导体芯片包括测试电路；第二半导体芯片，位于印刷电路板上，第二半导体芯片经由多条内部信号线电连接到第一半导体芯片，其中，测试电路被配置为启用第一半导体芯片的与焊盘连接的电路，将互补的数据传输到焊盘之中的至少两个焊盘，并且在与所述至少两个焊盘连接的电路中形成电流路径，其中，所述焊盘与多条内部信号线接触。2.如权利要求1所述的多芯片封装件，其中，多条内部信号线包括键合引线，与多条内部信号线接触的焊盘包括键合焊盘。3.如权利要求1所述的多芯片封装件，其中，与所述至少两个焊盘连接的电路包括：被配置为将数据经由多条内部信号线传输到第二半导体芯片的输出驱动器。4.如权利要求3所述的多芯片封装件，其中，测试电路包括：路径选择电路，被配置为启用输出驱动器；模式发生器，被配置为分别将互补的数据提供到输出驱动器。5.如权利要求1所述的多芯片封装件，其中，测试电路被配置为响应于施加到多芯片封装件的外部端子之中的数据端子的数据而被激活。6.如权利要求1所述的多芯片封装件，其中，测试电路被配置为检测与由第一半导体芯片的焊盘构成的第一分支相接触的多条内部信号线之间的短路。7.如权利要求6所述的多芯片封装件，其中，测试电路被配置为检测与由第二半导体芯片的焊盘构成的第二分支相接触的多条内部信号线之间的短路。8.如权利要求1所述的多芯片封装件，其中，多芯片封装件包括嵌入式多媒体卡装置，第二半导体芯片包括非易失性存储器装置，第一半导体芯片包括嵌入式多媒体卡控制器，嵌入式多媒体卡控制器被配置为执行在第二半导体芯片与多芯片封装件外部的嵌入式多媒体卡主机之间的数据通信。9.如权利要求1所述的多芯片封装件，其中，多芯片封装件包括通用闪存存储装置，第二半导体芯片包括非易失性存储器装置，第一半导体芯片包括装置控制器，装置控制器被配置为控制第二半导体芯片的写入、读取或擦除操作。10.一种多芯片封装件，所述多芯片封装件包括：印刷电路板；第一半导体芯片，位于印刷电路板上，第一半导体芯片包括测试电路；第二半导体芯片，位于印刷电路板上，第二半导体芯片经由多条内部信号线电连接到第一半导体芯片，其中，测试电路被配置为：启用第一半导体芯片的分别与第一焊盘和第二焊盘连接的第一电路和第二电路，所述第一焊盘和所述第二焊盘与多芯片封装件的内部信号线接触；通过第一电路将第一数据输出到第一焊盘；通过第二电路从第二焊盘接收第二数据；使第一数据和第二数据中的一个反相。11....

【专利技术属性】
技术研发人员：罗大勋，金贤真，李将雨，
申请(专利权)人：三星电子株式会社，
类型：发明
国别省市：韩国,KR