一种堆叠纳米线及其制造方法技术

本发明专利技术公开了一种堆叠纳米线及其制造方法，包括：提供半导体衬底；在所述半导体衬底上制备堆叠纳米线；在所述堆叠纳米线上沉积半导体薄膜，其中，所述半导体衬底的第一半导体材料与所述半导体薄膜的第二半导体材料不相同；对所述堆叠纳米线进行氧化退火和去除生成的氧化物，促使所述半导体薄膜中的半导体原子扩散进入所述堆叠纳米线，形成目标纳米线。本发明专利技术提供的器件和方法，用以解决现有技术中在硅衬底上制备的硅纳米线存在的电子和空穴迁移率低的技术问题。实现了在半导体衬底上制备与衬底不同材料的纳米线的方法。

【技术实现步骤摘要】
一种堆叠纳米线及其制造方法
本专利技术涉及半导体领域，尤其涉及一种堆叠纳米线及其制造方法。
技术介绍
在过去的40年中，器件的尺寸越来越小，为了解决更小尺寸的需求，新的器件结构得到越来越多的研究。其中，纳米线工艺被普遍认为是可以推动CMOS的比例缩小直到极限的工艺。大量的研究集中于在传统的器件结构的基础上，将不同的工艺和材料创新引入纳米线中以提高器件的电学性能。当前现有的纳米线制造工艺，比较成熟的是硅衬底制备工艺，往往是在硅衬底上制备硅纳米线，而硅纳米线的电子和空穴流动性相对较弱。也就是说，现有技术中在硅衬底上制备的硅纳米线存在电子和空穴迁移率低的技术问题。
技术实现思路
本专利技术通过提供一种堆叠纳米线及其制造方法，解决了现有技术中在硅衬底上制备的硅纳米线存在的电子和空穴迁移率低的技术问题。一方面，为解决上述技术问题，本专利技术的实施例提供了如下技术方案：一种纳米线的制造方法，包括：提供半导体衬底；在所述半导体衬底上制备堆叠纳米线；在所述堆叠纳米线上沉积半导体薄膜，其中，所述半导体衬底的第一半导体材料与所述半导体薄膜的第二半导体材料不相同；对所述堆叠纳米线进行氧化退火和去除生成的氧化物，促使所述半导体薄膜中的半导体原子扩散进入所述堆叠纳米线，形成目标纳米线。可选的，所述半导体衬底为硅衬底；所述半导体薄膜为SiGe薄膜或Ge薄膜；所述促使所述半导体薄膜中的半导体原子扩散进入所述堆叠纳米线，形成目标纳米线，包括：促使所述半导体薄膜中的Ge原子扩散进入所述堆叠纳米线,形成SiGe纳米线或Ge纳米线。可选的，所述第二半导体材料为非晶材料、单晶材料或多晶材料。可选的，所述在所述半导体衬底上制备堆叠纳米线，包括：刻蚀所述半导体衬底，在所述半导体衬底上形成带凹口结构的鳍片结构；在所述鳍片结构上形成假栅及假栅的侧墙；在所述鳍片结构上刻蚀并生长源漏区材料，形成源区和漏区，其中，所述源漏区材料分别位于所述假栅的两侧；去除假栅；氧化所述鳍片结构，并去除氧化形成的氧化物，形成堆叠纳米线。可选的，所述鳍片结构上的凹口结构的数量与所述堆叠纳米线的根数对应。可选的，当所述半导体衬底为P型掺杂时，所述在所述鳍片结构上刻蚀并生长源漏区材料，包括：在所述鳍片结构上刻蚀并生长源漏区材料，其中，所述源漏区材料的晶格常数比所述目标纳米线沟道区材料的晶格常数小；当所述半导体衬底为N型掺杂时，所述在所述鳍片结构上刻蚀并生长源漏区材料，包括：在所述鳍片结构上刻蚀并生长源漏区材料，其中，所述源漏区材料的晶格常数比所述目标纳米线沟道区材料的晶格常数大。可选的，当所述半导体衬底为P型掺杂，所述目标纳米线为Si1-xGex纳米线时，所述在所述鳍片结构上刻蚀并生长源漏区材料，包括：在所述鳍片结构上刻蚀并生长源漏区材料，其中，所述源漏区材料为Si、SiC或Si1-yGey，其中，x和y为自然数，x>y；当所述半导体衬底为P型掺杂，所述目标纳米线为Ge纳米线时，所述在所述鳍片结构上刻蚀并生长源漏区材料，包括：在所述鳍片结构上刻蚀并生长源漏区材料，其中，所述源漏区材料为Si、SiGe或SiC；当所述半导体衬底为N型掺杂，所述目标纳米线为Si1-xGex纳米线时，所述在所述鳍片结构上刻蚀并生长源漏区材料，包括：在所述鳍片结构上刻蚀并生长源漏区材料，其中，所述源漏区材料为Si1-yGey，其中，x和y为自然数，x<y；当所述半导体衬底为N型掺杂，所述目标纳米线为Ge纳米线时，所述在所述鳍片结构上刻蚀并生长源漏区材料，包括：在所述鳍片结构上刻蚀并生长源漏区材料，其中，所述源漏区材料为GeSn或三五族化合物半导体材料。可选的，所述对所述堆叠纳米线进行氧化退火，包括：在干氧氛围中对所述堆叠纳米线进行氧化，并在氮气或者氮气氢气混合的氛围中对所述堆叠纳米线进行退火，其中，对所述堆叠纳米线进行氧化和退火的温度均低于SiGe的熔点，其中，对所述堆叠纳米线进行氧化和对所述堆叠纳米线进行退火交替进行。可选的，所述目标纳米线的材质与所述第二种半导体薄膜中原子浓度、所述堆叠纳米线的直径和对所述堆叠纳米线进行氧化退火的工艺参数均相关。可选的，所述形成目标纳米线后，还包括：在所述目标纳米线上沉积栅电极材料，形成栅极。另一方面，提供一种堆叠纳米线，包括：半导体衬底，目标纳米线，制备在所述半导体衬底上作为沟道区，其中，所述半导体衬底的第一半导体材料与所述目标纳米线的第二半导体材料不相同；源区和漏区，所述源区和所述漏区分别位于所述目标纳米线的两侧；栅极，沉积接触于所述目标纳米线。可选的，所述半导体衬底为硅衬底；所述目标纳米线为SiGe纳米线或Ge纳米线。可选的，所述半导体衬底上制备有鳍片结构；所述目标纳米线位于所述鳍片结构上。可选的，所述目标纳米线包括多根线状沟道区。可选的，所述多根线状沟道区之间填充有所述栅极的栅极材料。可选的，当所述半导体衬底为N型掺杂时，所述源区的材料和所述漏区的材料的晶格常数均比所述目标纳米线沟道区材料的晶格常数小；当所述半导体衬底为P型掺杂时，所述源区的材料和所述漏区的材料的晶格常数均比所述目标纳米线沟道区材料的晶格常数大。可选的，当所述半导体衬底为N型掺杂，所述目标纳米线为Si1-xGex纳米线时，所述源区的材料和所述漏区的材料为Si、SiC或Si1-yGey，其中，x和y为自然数，x>y；当所述半导体衬底为N型掺杂，所述目标纳米线为Ge纳米线时，所述源区的材料和所述漏区的材料为Si、SiGe或SiC；当所述半导体衬底为P型掺杂，所述目标纳米线为Si1-xGex纳米线时，所述源区的材料和所述漏区的材料为Si1-yGey，其中，x和y为自然数，x<y；当所述半导体衬底为P型掺杂，所述目标纳米线为Ge纳米线时，所述源区的材料和所述漏区的材料为GeSn或三五族化合物半导体材料。本申请实施例中提供的一个或多个技术方案，至少具有如下技术效果或优点：本申请实施例提供的纳米线及其制造方法，先在半导体衬底上制备堆叠纳米线，再在堆叠纳米线上沉积与所述半导体衬底的材料不相同的半导体薄膜，并通过氧化退火将半导体薄膜中的半导体原子扩散进入堆叠纳米线，从而实现在半导体衬底上制备与衬底不同材料的纳米线，提供了一种能够在硅衬底上制备非硅材料纳米线的方法，即能采用成熟的硅衬底对应的制备工艺，也能制备出非硅材料的纳米线(锗纳米线或锗硅纳米线)，从而提高纳米线中电子和空穴的迁移率。附图说明为了更清楚地说明本专利技术实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本专利技术的实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据提供的附图获得其他的附图。图1为本申请实施例中纳米线的制造方法的流程图；图2为本申请实施例中制造纳米线的工艺流程图一；图3为本申请实施例中制造纳米线的工艺流程图二；图4为本申请实施例中制造纳米线的工艺流程图三；图5为本申请实施例中制造纳米线的工艺流程图四；图6为本申请实施例中制造纳米线的工艺流程图五；图7为本申请实施例中制造纳米线的工艺流程图六；图8为本申请实施例中制造纳米线的工艺流程图七；图9为本申请实施例中制造纳米线的工艺流程图八；图10为本申请实施例中制造纳本文档来自技高网...

【技术保护点】
一种堆叠纳米线的制造方法，其特征在于，包括：提供半导体衬底；在所述半导体衬底上制备堆叠纳米线；在所述堆叠纳米线上沉积半导体薄膜，其中，所述半导体衬底的第一半导体材料与所述半导体薄膜的第二半导体材料不相同；对所述堆叠纳米线进行氧化以及退火，并且去除生成的氧化物，促使所述半导体薄膜中的半导体原子扩散进入所述堆叠纳米线，形成目标纳米线。

【技术特征摘要】
1.一种堆叠纳米线的制造方法，其特征在于，包括：提供半导体衬底；在所述半导体衬底上制备堆叠纳米线；在所述堆叠纳米线上沉积半导体薄膜，其中，所述半导体衬底的第一半导体材料与所述半导体薄膜的第二半导体材料不相同；对所述堆叠纳米线进行氧化以及退火，并且去除生成的氧化物，促使所述半导体薄膜中的半导体原子扩散进入所述堆叠纳米线，形成目标纳米线。2.如权利要求1所述的方法，其特征在于：所述半导体衬底为硅衬底；所述半导体薄膜为SiGe薄膜或Ge薄膜；所述促使所述半导体薄膜中的半导体原子扩散进入所述堆叠纳米线，形成目标纳米线，包括：促使所述半导体薄膜中的Ge原子扩散进入所述堆叠纳米线,形成SiGe纳米线或Ge纳米线。3.如权利要求1所述的方法，其特征在于，所述第二半导体材料为非晶材料、单晶材料或多晶材料。4.如权利要求1所述的方法，其特征在于，所述在所述半导体衬底上制备堆叠纳米线，包括：刻蚀所述半导体衬底，在所述半导体衬底上形成带凹口结构的鳍片结构；在所述鳍片结构上形成假栅及假栅的侧墙；在所述鳍片结构上刻蚀并生长源漏区材料，形成源区和漏区，其中，所述源漏区材料分别位于所述假栅的两侧；去除假栅；氧化所述鳍片结构，并去除氧化形成的氧化物，形成堆叠纳米线。5.如权利要求4所述的方法，其特征在于，所述鳍片结构上的凹口结构的数量与所述堆叠纳米线的根数对应。6.如权利要求4所述的方法，其特征在于：当所述半导体衬底为P型掺杂时，所述在所述鳍片结构上刻蚀并生长源漏区材料，包括：在所述鳍片结构上刻蚀并生长源漏区材料，其中，所述源漏区材料的晶格常数比所述目标纳米线沟道区材料的晶格常数小；当所述半导体衬底为N型掺杂时，所述在所述鳍片结构上刻蚀并生长源漏区材料，包括：在所述鳍片结构上刻蚀并生长源漏区材料，其中，所述源漏区材料的晶格常数比所述目标纳米线沟道区材料的晶格常数大。7.如权利要求6所述的方法，其特征在于：当所述半导体衬底为P型掺杂，所述目标纳米线为Si1-xGex纳米线时，所述在所述鳍片结构上刻蚀并生长源漏区材料，包括：在所述鳍片结构上刻蚀并生长源漏区材料，其中，所述源漏区材料为Si、SiC或Si1-yGey，其中，x和y为自然数，x>y；当所述半导体衬底为P型掺杂，所述目标纳米线为Ge纳米线时，所述在所述鳍片结构上刻蚀并生长源漏区材料，包括：在所述鳍片结构上刻蚀并生长源漏区材料，其中，所述源漏区材料为Si、SiGe或SiC；当所述半导体衬底为N型掺杂，所述目标纳米线为Si1-xGex纳米线时，所述在所述鳍片结构上刻蚀并生长源漏区材料，包括：在所述鳍片结构上刻蚀并生长源漏区材料，其中，所述源漏区材料为Si1-yGey，其中，x和y为自然数，x<y；当所述半导体衬底为N型掺杂，所述目标纳米线为Ge纳米线时，所述在所...

【专利技术属性】
技术研发人员：马雪丽，王晓磊，王文武，
申请(专利权)人：中国科学院微电子研究所，
类型：发明
国别省市：北京,11