一种深沟槽的功率半导体器件及其制作方法技术

本发明专利技术涉及半导体技术领域，具体公开了一种深沟槽的功率半导体器件，其中，包括：半导体基板被划分为有源区和终端保护区，有源区包括与漏极相连的漏极金属，在漏极金属上设有第一导电类型硅衬底，终端保护区包括与漏极相连的漏极金属，在漏极金属上设有第一导电类型硅衬底，第一导电类型硅衬底上设有第一导电类型外延层，终端保护区内的第一导电类型外延层的上表面设有第二导电类型第一阱区，第二导电类型第一阱区内设有多个窄沟槽，在窄沟槽下端设有第二导电类型第二阱区。本发明专利技术还公开了一种深沟槽的功率半导体器件的制作方法。本发明专利技术提供的深沟槽的功率半导体器件能够降低有源区内最外围的沟槽底部的电场强度。

【技术实现步骤摘要】
一种深沟槽的功率半导体器件及其制作方法
本专利技术涉及半导体
，尤其涉及一种深沟槽的功率半导体器件及深沟槽的功率半导体器件的制作方法。
技术介绍
在功率半导体器件领域，深沟槽MOSFET能够明显提高沟道密度，降低特征导通电阻，因此，深沟槽MOSFET已经被广泛采用。目前深沟槽MOSFET的终端附近的耐压限制了器件的整体的耐压，尤其是当器件耐压达到200V及以上时，深沟槽MOSFET的击穿点往往出现在终端保护区附近。在器件耐压时，深沟槽MOSFET在有源区内最外围的沟槽底部的电场强度会明显高于有源区内其它沟槽底部的电场。因此，如何提供一种功率半导体器件以降低有源区内最外围的沟槽底部的电场强度成为本领域技术人员亟待解决的技术问题。
技术实现思路
本专利技术旨在至少解决现有技术中存在的技术问题之一，提供一种深沟槽的功率半导体器件及深沟槽的功率半导体器件的制作方法，以解决现有技术中的问题。作为本专利技术的第一个方面，提供一种深沟槽的功率半导体器件，其中，所述深沟槽的功率半导体器件包括：半导体基板被划分为有源区和终端保护区，所述有源区位于所述半导体基板的中心区，所述终端保护区位于所述有源区的外圈且环绕包围所述有源区，所述有源区包括与漏极相连的漏极金属，在所述漏极金属上设有第一导电类型硅衬底，第一导电类型硅衬底上设有第一导电类型外延层，所述第一导电类型外延层的上表面设有第二导电类型体区，在所述第二导电类型体区内设有沟槽，所述沟槽位于所述第二导电类型体区的表面，且伸入所述第二导电类型体区下方的第一导电类型外延层内，所述沟槽内的中心区填充有导电多晶硅以及位于所述导电多晶硅外圈的第一类绝缘介质体，所述终端保护区包括与漏极相连的漏极金属，在所述漏极金属上设有第一导电类型硅衬底，所述第一导电类型硅衬底上设有第一导电类型外延层，所述终端保护区内的第一导电类型外延层的上表面设有第二导电类型第一阱区，所述第二导电类型第一阱区内设有多个窄沟槽，在所述窄沟槽下端设有第二导电类型第二阱区。优选地，位于所述终端保护区内的且靠近所述有源区的所述窄沟槽的下端的所述第二导电类型第二阱区与位于所述有源区内的且靠近所述终端保护区的沟槽的下端接触。优选地，所述第二导电类型第二阱区和所述第二导电类型第一阱区均是由第二导电类型杂质注入形成的，且所述第二导电类型杂质的注入剂量范围为1012~1015，注入能量范围为20keV~500keV。优选地，所述窄沟槽内填充有第三类绝缘介质体，所述窄沟槽位于第二导电类型第一阱区的表面，且伸入所述第二导电类型体区下方的第一导电类型外延层内。优选地，在所述导电多晶硅上部的两侧设有内沟槽，所述内沟槽内生长有栅氧化层，在所述生长有栅氧化层的内沟槽内填充有与栅极相连的栅极导电多晶硅。优选地，在所述第二导电类型体区的表面设有两个第一导电类型源极区，所述第一导电类型源极区与所述沟槽的外壁相接触。优选地，在所述第一导电类型外延层的上方设有第二类绝缘介质体，在所述第二类绝缘介质体的上方设有与源极相连的源极金属。优选地，所述源极金属通过所述第二类绝缘介质体上的通孔与所述第一导电类型源极区和所述第二导电类型体区欧姆接触。优选地，功率半导体器件包括N型功率半导体器件和P型功率半导体器件，当所述功率半导体器件为所述N型功率半导体器件时，第一导电类型为N型，第二导电类型为P型，当所述功率半导体器件为所述P型半导体器件时，第一导电类型为P型，第二导电类型为N型。作为本专利技术的第二个方面，提供一种深沟槽的功率半导体器件的制作方法，其中，所述深沟槽的功率半导体器件的制作方法包括：提供第一导电类型衬底，在所述第一导电类型衬底上生长第一导电类型外延层，然后在第一导电类型外延层上选择性刻蚀出沟槽与窄沟槽；淀积光刻胶，接着去除终端保护区内的光刻胶，然后选择性的在终端保护区内注入第二导电类型杂质；去除第一导电类型外延层表面与沟槽内的光刻胶；在器件表面形成第三类绝缘介质体，进行热退火形成第二导电类型第一阱区和第二导电类型第二阱区；选择性刻蚀第三类绝缘介质体，将有源区内的第三类绝缘介质体全部刻蚀去除；在沟槽底部与侧壁形成第一类绝缘介质体；淀积导电多晶硅，然后刻蚀导电多晶硅形成导电多晶硅；选择性刻蚀第一类绝缘介质体，形成内沟槽；热生长形成栅氧化层；淀积导电多晶硅，然后刻蚀导电多晶硅形成栅极导电多晶硅；注入第二导电类型杂质，热退火形成第二导电类型体区，然后注入第一导电类型杂质，激活后形成第一导电类型源极区；淀积绝缘介质体，形成第二类绝缘介质体，再选择性刻蚀第二类绝缘介质体，然后刻蚀硅材料，接着注入第二导电类型杂质，并激活，最后淀积金属，形成源极金属与漏极金属。本专利技术提供的深沟槽的功率半导体器件，通过将第二导电类型杂质注入窄沟槽形成第二导电类型第二阱区，相当于深度较深的场限环，会使得沟槽底部的电场分散，因此在有源区沟槽底部的电场强度会强于终端保护区沟槽底部，使得器件的击穿位置处于有源区。本专利技术提供的深沟槽的功率半导体器件不需要长时间的高温退火，并且由于第二导电类型第二阱区呈现圆形，因此能够有效减小终端保护区的宽度，节省芯片面积。附图说明附图是用来提供对本专利技术的进一步理解，并且构成说明书的一部分，与下面的具体实施方式一起用于解释本专利技术，但并不构成对本专利技术的限制。在附图中：图1为本专利技术提供的深沟槽的功率半导体器件的结构示意图。图2为本专利技术提供的深沟槽的功率半导体器件的制作方法的流程图。图3为本专利技术提供的形成沟槽与窄沟槽的剖视结构示意图。图4为本专利技术提供的形成第二导电类型第二阱区的剖视结构示意图。图5为本专利技术提供的去除光刻胶后的剖视结构示意图。图6为本专利技术提供的形成第三类绝缘介质体的剖视结构示意图。图7为本专利技术提供的选择性刻蚀第三类绝缘介质体后的剖视结构示意图.图8为本专利技术提供的形成第一类绝缘介质体的剖视结构示意图。图9为本专利技术提供的形成导电多晶硅的剖视结构示意图。图10为本专利技术提供的形成内沟槽的剖视结构示意图。图11为本专利技术提供的形成栅氧化层的剖视结构示意图。图12为本专利技术提供的形成栅极导电多晶硅的剖视结构示意图。图13为本专利技术提供的形成第二导电类型体区与第一导电类型源极区的剖视结构示意图。具体实施方式以下结合附图对本专利技术的具体实施方式进行详细说明。应当理解的是，此处所描述的具体实施方式仅用于说明和解释本专利技术，并不用于限制本专利技术。作为本专利技术的第一个方面，提供一种深沟槽的功率半导体器件，其中，如图1所示，所述深沟槽的功率半导体器件包括：半导体基板被划分为有源区01和终端保护区02，所述有源区01位于所述半导体基板的中心区，所述终端保护区02位于所述有源区01的外圈且环绕包围所述有源区01，所述有源区01包括与漏极相连的漏极金属1，在所述漏极金属1上设有第一导电类型硅衬底2，第一导电类型硅衬底2上设有第一导电类型外延层3，所述第一导电类型外延层3的上表面设有第二导电类型体区10，在所述第二导电类型体区10内设有沟槽4，所述沟槽4位于所述第二导电类型体区10的表面，且伸入所述第二导电类型体区10下方的第一导电类型外延层3内，所述沟槽4内的中心区填充有导电多晶硅6以及位于所述导电多晶硅6外圈的第一类绝缘介质体5，所述终端保护区02包括与漏极相连的漏极金属1，在所述漏极金属1上设本文档来自技高网...

【技术保护点】
一种深沟槽的功率半导体器件，其特征在于，所述深沟槽的功率半导体器件包括：半导体基板被划分为有源区（01）和终端保护区（02），所述有源区（01）位于所述半导体基板的中心区，所述终端保护区（02）位于所述有源区（01）的外圈且环绕包围所述有源区（01），所述有源区（01）包括与漏极相连的漏极金属（1），在所述漏极金属（1）上设有第一导电类型硅衬底（2），第一导电类型硅衬底（2）上设有第一导电类型外延层（3），所述第一导电类型外延层（3）的上表面设有第二导电类型体区（10），在所述第二导电类型体区（10）内设有沟槽（4），所述沟槽（4）位于所述第二导电类型体区（10）的表面，且伸入所述第二导电类型体区（10）下方的第一导电类型外延层（3）内，所述沟槽（4）内的中心区填充有导电多晶硅（6）以及位于所述导电多晶硅（6）外圈的第一类绝缘介质体（5），所述终端保护区（02）包括与漏极相连的漏极金属（1），在所述漏极金属（1）上设有第一导电类型硅衬底（2），所述第一导电类型硅衬底（2）上设有第一导电类型外延层（3），所述终端保护区（02）内的第一导电类型外延层（3）的上表面设有第二导电类型第一阱区（15），所述第二导电类型第一阱区（15）内设有多个窄沟槽（17），在所述窄沟槽（17）下端设有第二导电类型第二阱区（14）。...

【技术特征摘要】
1.一种深沟槽的功率半导体器件，其特征在于，所述深沟槽的功率半导体器件包括：半导体基板被划分为有源区（01）和终端保护区（02），所述有源区（01）位于所述半导体基板的中心区，所述终端保护区（02）位于所述有源区（01）的外圈且环绕包围所述有源区（01），所述有源区（01）包括与漏极相连的漏极金属（1），在所述漏极金属（1）上设有第一导电类型硅衬底（2），第一导电类型硅衬底（2）上设有第一导电类型外延层（3），所述第一导电类型外延层（3）的上表面设有第二导电类型体区（10），在所述第二导电类型体区（10）内设有沟槽（4），所述沟槽（4）位于所述第二导电类型体区（10）的表面，且伸入所述第二导电类型体区（10）下方的第一导电类型外延层（3）内，所述沟槽（4）内的中心区填充有导电多晶硅（6）以及位于所述导电多晶硅（6）外圈的第一类绝缘介质体（5），所述终端保护区（02）包括与漏极相连的漏极金属（1），在所述漏极金属（1）上设有第一导电类型硅衬底（2），所述第一导电类型硅衬底（2）上设有第一导电类型外延层（3），所述终端保护区（02）内的第一导电类型外延层（3）的上表面设有第二导电类型第一阱区（15），所述第二导电类型第一阱区（15）内设有多个窄沟槽（17），在所述窄沟槽（17）下端设有第二导电类型第二阱区（14）。2.根据权利要求1所述的深沟槽的功率半导体器件，其特征在于，位于所述终端保护区（02）内的且靠近所述有源区（01）的所述窄沟槽（17）的下端的所述第二导电类型第二阱区（14）与位于所述有源区（01）内的且靠近所述终端保护区（02）的沟槽（4）的下端接触。3.根据权利要求2所述的深沟槽的功率半导体器件，其特征在于，所述第二导电类型第二阱区（14）和所述第二导电类型第一阱区（15）均是由第二导电类型杂质注入形成的，且所述第二导电类型杂质的注入剂量范围为1012~1015，注入能量范围为20keV~500keV。4.根据权利要求1所述的深沟槽的功率半导体器件，其特征在于，所述窄沟槽（17）内填充有第三类绝缘介质体（16），所述窄沟槽（17）位于第二导电类型第一阱区（15）的表面，且伸入所述第二导电类型体区（10）下方的第一导电类型外延层（3）内。5.根据权利要求1至4中任意一项所述的深沟槽的功率半导体器件，其特征在于，在所述导电多晶硅（6）上部的两侧设...

【专利技术属性】
技术研发人员：朱袁正，周锦程，
申请(专利权)人：无锡新洁能股份有限公司，
类型：发明
国别省市：江苏,32