一种非易失性随机存储器制造技术

本发明专利技术公开了一种非易失性随机存储器，采用第一控制单元将存储器阵列部分或全部配置为读取构架以提高非易失性随机存储器读取速度，读取构架配置在多个字线上，读取构架在同一字线上配置有多个存储单元组，每个存储单元组表示一位数据，每个存储单元组包括至少两个存储单元。同时，采用对非易失性随机存储器材料和外围逻辑的改进提高了写入速度，并通过外置存储器进行数据刷新保证了数据保存的准确性。采用本发明专利技术的方案可实现同步提高非易失性随机存储器的读写速度。

【技术实现步骤摘要】
一种非易失性随机存储器
本专利技术涉及半导体存储领域，尤其涉及一种非易失性随机存储器。
技术介绍
大数据和人工智能的发展对服务器的性能要求越来越高，内存作为服务器运行核心需要进一步提高内存的运行速度以适应大数据和人工智能的运算和存储需求。对于现有的以动态随机存储器为存储介质内存，内存颗粒难以做大，易失性和刷新功耗随着内存容量的提高而提高，制约内存效率的提高。现有技术中内存也有采用混合内存结构，即动态随机存储器(DRAM)和非易失性随机存储器(NVRAM)组合构成计算机内存。虽然混合内存结构可扩大内存容量，但非易失性随机存储器的读写速度低于动态随机存储器，限制了混合内存结构的性能。
技术实现思路
针对现有技术中在半导体存储领域存在的上述问题，现提供一种旨在提高数据读取速度和写入速度的非易失性随机存储器。具体技术方案如下：一种非易失性随机存储器，包括一存储器阵列，所述存储器阵列包括多个存储单元，所述非易失性随机存储器内设置有一第一控制单元；所述第一控制单元用于根据对用户读写操作进行统计的统计结果或预设的比例将所述存储器阵列部分或全部配置为一读取架构以提高所述非易失性随机存储器的读取速度；所述读取架构配置在多个所述字线上，所述读取构架在同一所述字线上配置有多个存储单元组，每个所述存储单元组表示一位数据，每个所述存储单元组包括至少两个所述存储单元；所述读取架构作为所述非易失性随机存储器中的高速读区域。优选的，每个所述存储单元各包括一选择器以及一存储介质，所述选择器和所述存储介质一一对应连接。优选的，部分或全部所述存储介质采用钪锑碲相变材料；将采用钪锑碲相变材料的所述存储介质构成的所述存储单元作为所述非易失性随机存储器中的高速写区域。优选的，所述读取架构中的部分或全部所述存储介质采用钪锑碲相变材料；将所述读取架构中采用钪锑碲相变材料的存储介质构成的所述存储单元作为所述非易失性随机存储器中的高速读写区域。优选的，所述非易失性随机存储器的读写外围电路采用高介电常数金属栅互补金属氧化物半导体工艺制取。优选的，所述的非易失性随机存储器还包括一第二控制单元，所述第二控制单元连接一外置存储器，所述第二控制单元以预设的时间频率将所述非易失性随机存储器中的数据搬迁至所述外置存储器，并将所述外置存储器中更新的数据加载回所述非易失性随机存储器中。优选的，所述非易失性随机存储器采用二维非易失性随机存储器构成；所述二维非易失性随机存储器为相变存储器或NAND闪存，或电阻动态随机存储器，或铁电动态随机存储器，或磁性动态随机存储器。优选的，所述非易失性随机存储器采用三维非易失性随机存储器构成；所述三维非易失性随机存储器为三维相变存储器，或三维NAND闪存，或三维电阻动态随机存储器。优选的，一种处理系统架构，包括上述的非易失性随机存储器。优选的，所述处理系统架构包括依次连接的处理器、高性能存储单元、所述三维非易失性随机存储器、硬盘；所述处理系统架构设置在一印刷电路板上，所述印刷电路板对应设置有一风扇，所述风扇的控制端连接所述第一控制单元，所述第一控制单元还用于根据所述统计结果控制所述风扇的转速。上述技术方案具有如下优点或有益效果：采用第一控制单元根据数据读写量对非易失性随机存储器的存储器阵列进行配置，通过多个存储单元表示1位数据，提高了非易失性随机存储器的数据读取速度。同时，采用对非易失性随机存储器材料和外围逻辑的改进提高了写入速度，并通过外置存储器进行数据刷新保证了数据保存的准确性。采用上述方案实现了同步提高非易失性随机存储器的读写速度。附图说明参考所附附图，以更加充分的描述本专利技术的实施例。然而，所附附图仅用于说明和阐述，并不构成对本专利技术范围的限制。图1为本专利技术实施例中存储器阵列未被第一控制单元进行配置的结构示意图；图2为本专利技术实施例中存储器阵列配置为紧凑式的nSnS结构的结构示意图；图3为本专利技术实施例中存储器阵列配置为分布式的nSnS结构的结构示意图；图4为本专利技术实施例中一种非易失性随机存储器的结构示意图；图5为本专利技术实施例中一种处理系统架构的结构示意图；图6为本专利技术实施例中一种JAVA程序数据的存储架构的示意图；具体实施方式下面将结合本专利技术实施例中的附图，对本专利技术实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本专利技术一部分实施例，而不是全部的实施例。基于本专利技术中的实施例，本领域普通技术人员在没有作出创造性劳动的前提下所获得的所有其他实施例，都属于本专利技术保护的范围。需要说明的是，在不冲突的情况下，本专利技术中的实施例及实施例中的特征可以相互组合。下面结合附图和具体实施例对本专利技术作进一步说明，但不作为本专利技术的限定。本专利技术一种较佳的实施例中，一种非易失性随机存储器，其特征在于，包括一存储器阵列，存储器阵列包括多个存储单元，非易失性随机存储器内设置有一第一控制单元；第一控制单元用于根据对用户读写操作进行统计的统计结果或预设的比例将存储器阵列部分或全部配置为一读取架构以提高非易失性随机存储器的读取速度；读取架构配置在多个字线上，读取架构在同一字线上配置有多个存储单元组，每个存储单元组表示一位数据，每个存储单元组包括至少两个存储单元；每个存储单元各包括一选择器以及一存储介质，选择器和存储介质一一对应连接；读取架构作为非易失性随机存储器中的高速读区域。具体地，本实施例中，采用第一控制单元基于根据对用户读写操作进行统计的统计结果实现了对实时数据读写量进行自学习，进而获取对存储器阵列中需要进行读取架构配置的存储单元的比例。对于已预先获取到需要进行数据存取量的存储器，根据预设的比例将存储器阵列中的存储单元配置为读取架构，无需进行自学习的过程。上述统计的数据读写量并不限于单纯的数据写入和数据读取，还包括应用程序的数据读写需求的解析。对于部分应用的数据均需要告诉读取和写入，则自学习的统计过程中将上述应用的数据按一定比例提高数据在统计结果中所占的份额，进而在配置存储器阵列时，设定更大比例的存储单元配置为读取架构，从而适应实际数据的读写情况。通过第一控制单元将存储器阵列进行配置，将部分存储单元部分或全部配置为读取架构。读取架构由于其采用多个存储单元表示一位数据，具有比传统存储器架构更好的数据读取速度。第一控制单元对存储器阵列的配置方式是将原有的1S1S(1selector1storage)结构组合为nSnS(nselectornstorage)结构的读取架构，实现多个存储单元表示一位数据的效果。本专利技术一种较佳的实施例中，根据图1所示，图1为存储器阵列未被第一控制单元进行配置的结构。存储器阵列的存储单元1C为1S1S(1selector1storage)结构。每个存储单元1C均包括一选择器1A和一存储介质1B。1S1S(1selector1storage)由一个选择器1A和一个存储介质1B的串联构成。选择器1A采用晶体管、二极管、双向阈值开关(OTS)构成。一个选择器1A和一个存储介质1B表示1位数据。其中，b代表位线数目，w代表字线数目。本专利技术一种较佳的实施例中，根据图2所示，第一控制单元将部分存储器阵列配置为紧凑式的nSnS结构2A。nSnS结构2A中将同一字线上n个相邻的1S1S存储单元进行组合，采用一个nSnS结构2A表示一位数据。b代本文档来自技高网...

【技术保护点】
一种非易失性随机存储器，其特征在于，包括一存储器阵列，所述存储器阵列包括多个存储单元，所述非易失性随机存储器内设置有一第一控制单元；所述第一控制单元用于根据对用户读写操作进行统计的统计结果或预设的比例将所述存储器阵列部分或全部配置为一读取架构以提高所述非易失性随机存储器的读取速度；所述读取架构配置在多个所述字线上，所述读取架构在同一所述字线上配置有多个存储单元组，每个所述存储单元组表示一位数据，每个所述存储单元组包括至少两个所述存储单元；所述读取架构作为所述非易失性随机存储器中的高速读区域。

【技术特征摘要】
1.一种非易失性随机存储器，其特征在于，包括一存储器阵列，所述存储器阵列包括多个存储单元，所述非易失性随机存储器内设置有一第一控制单元；所述第一控制单元用于根据对用户读写操作进行统计的统计结果或预设的比例将所述存储器阵列部分或全部配置为一读取架构以提高所述非易失性随机存储器的读取速度；所述读取架构配置在多个所述字线上，所述读取架构在同一所述字线上配置有多个存储单元组，每个所述存储单元组表示一位数据，每个所述存储单元组包括至少两个所述存储单元；所述读取架构作为所述非易失性随机存储器中的高速读区域。2.根据权利要求1所述的非易失性随机存储器，其特征在于，每个所述存储单元各包括一选择器以及一存储介质，所述选择器和所述存储介质一一对应连接。3.根据权利要求1所述的非易失性随机存储器，其特征在于，部分或全部所述存储介质采用钪锑碲相变材料；将采用钪锑碲相变材料的所述存储介质构成的所述存储单元作为所述非易失性随机存储器中的高速写区域。4.根据权利要求1所述的非易失性随机存储器，其特征在于，所述读取架构中的部分或全部所述存储介质采用钪锑碲相变材料；将所述读取架构中采用钪锑碲相变材料的存储介质构成的所述存储单元作为所述非易失性随机存储器中的高速读写区域。5.根据权利要求1所述的非易失性随机存储器，其特征在于，所述非易失性随机存储器的读写外围电路采...

【专利技术属性】
技术研发人员：景蔚亮，陈邦明，
申请(专利权)人：上海新储集成电路有限公司，
类型：发明
国别省市：上海,31