一种绝缘栅双极晶体管制造技术

本申请提供的一种绝缘栅双极晶体管，涉及半导体器件领域，包括：N+发射极，Pwell区域，其中所述Pwell区域中设置有第一槽栅和第二槽栅；N漂移区；载流子存储层；P注入层；无圆胞区域，所述无圆胞区域中设置有局部栅极变窄偏置结构，其中，局部栅极变窄偏置结构包括：第一栅极，所述第一栅极在底部形成横向增宽的结构，且增宽方向朝向第二栅极；第二栅极，所述第二栅极在底部形成横向增宽的结构，且所述增宽方向朝向所述第一栅极。解决了现有技术中的绝缘栅双极晶体管载流子存储层技术浓度提高后，导致绝缘栅双极晶体管耐压降低的技术问题，达到了在大幅度降低导通压降同时，能够维持原有的耐压能力，从而全面提升器件的各项参数能力的技术效果。

【技术实现步骤摘要】
一种绝缘栅双极晶体管
本专利技术涉及半导体器件领域，特别涉及一种绝缘栅双极晶体管。
技术介绍
绝缘栅双极晶体管是目前高压、大电流领域核心功率半导体器件之一。为了不断改善器件特性，实现器件的最佳参数性能，减小器件导通态饱和压降是最主要的优化努力方向之一。但本申请专利技术人在实现本申请实施例中专利技术技术方案的过程中，发现上述技术至少存在如下技术问题：现有技术中的绝缘栅双极晶体管载流子存储层技术浓度提高后，导致绝缘栅双极晶体管耐压降低。
技术实现思路
本申请实施例通过提供一种绝缘栅双极晶体管，解决了现有技术中的绝缘栅双极晶体管载流子存储层技术浓度提高后，导致绝缘栅双极晶体管耐压降低的技术问题，达到了在大幅度降低导通压降同时，能够维持原有的耐压能力，从而全面提升器件的各项参数能力的技术效果。鉴于上述问题，提出了本申请实施例以便提供一种克服上述问题的一种绝缘栅双极晶体管，包括：N+发射极，Pwell区域，所述Pwell区域位于所述N+发射极的下方，其中所述Pwell区域中设置有第一槽栅和第二槽栅；N漂移区，所述N漂移区位于所述Pwell区域的下方；载流子存储层，所述载流子存储层位于所述Pwell区域的下方，且，所述载流子存储层设置在所述第一槽栅和所述第二槽栅之间；P注入层，所述P注入层位于所述第一槽栅和所述第二槽栅的下方其中，所述晶体管还包括：无圆胞区域，所述无圆胞区域中设置有局部栅极变窄偏置结构，其中，局部栅极变窄偏置结构包括：第一栅极，所述第一栅极在底部形成横向增宽的结构，且增宽方向朝向第二栅极；第二栅极，所述第二栅极在底部形成横向增宽的结构，且所述增宽方向朝向所述第一栅极。优选的，所述晶体管还包括：所述N+发射极包括第一金属层和第一氧化层，其中，所述第一栅极的顶端位于所述金属层和氧化层的结合部。优选的，所述晶体管还包括：所述第二栅极的顶端位于所述第一金属层和第二氧化层的结合部，其中，所述第一氧化层和所述第二氧化层分别位于所述第一金属层的两侧。优选的，所述晶体管还包括：所述第一栅极和第二栅极在底部形成的横向增宽形成30nm以下的间距尺寸。本申请实施例中提供的一个或多个技术方案，至少具有如下技术效果或优点：本申请实施例提供的一种绝缘栅双极晶体管，通过N+发射极，Pwell区域，所述Pwell区域位于所述N+发射极的下方，其中所述Pwell区域中设置有第一槽栅和第二槽栅；N漂移区，所述N漂移区位于所述Pwell区域的下方；载流子存储层，所述载流子存储层位于所述Pwell区域的下方，且，所述载流子存储层设置在所述第一槽栅和所述第二槽栅之间；P注入层，所述P注入层位于所述第一槽栅和所述第二槽栅的下方其中，所述晶体管还包括：无圆胞区域，所述无圆胞区域中设置有局部栅极变窄偏置结构，其中，局部栅极变窄偏置结构包括：第一栅极，所述第一栅极在底部形成横向增宽的结构，且增宽方向朝向第二栅极；第二栅极，所述第二栅极在底部形成横向增宽的结构，且所述增宽方向朝向所述第一栅极。解决了现有技术中的绝缘栅双极晶体管载流子存储层技术浓度提高后，导致绝缘栅双极晶体管耐压降低的技术问题，达到了在大幅度降低导通压降同时，能够维持原有的耐压能力，从而全面提升器件的各项参数能力的技术效果。上述说明仅是本专利技术技术方案的概述，为了能够更清楚了解本专利技术的技术手段，而可依照说明书的内容予以实施，并且为了让本专利技术的上述和其它目的、特征和优点能够更明显易懂，以下特举本专利技术的具体实施方式。附图说明为了更清楚地说明本专利技术实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作一简单地介绍，显而易见地，下面描述中的附图是本专利技术的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。图1为本申请实施例提供的一种绝缘栅双极晶体管的结构示意图。附图标号说明：N+发射极1，第一氧化层11，第二氧化层12，Pwell区域2，N漂移区3，载流子存储层4，P注入层5，无圆胞区域6，局部栅极变窄偏置结构7，第一栅极71，第二栅极72。具体实施方式本申请实施例提供的一种绝缘栅双极晶体管，解决了现有技术中的绝缘栅双极晶体管载流子存储层技术浓度提高后，导致绝缘栅双极晶体管耐压降低的技术问题。本申请实施例中的技术方案，总体方法如下：N+发射极，Pwell区域，所述Pwell区域位于所述N+发射极的下方，其中所述Pwell区域中设置有第一槽栅和第二槽栅；N漂移区，所述N漂移区位于所述Pwell区域的下方；载流子存储层，所述载流子存储层位于所述Pwell区域的下方，且，所述载流子存储层设置在所述第一槽栅和所述第二槽栅之间；P注入层，所述P注入层位于所述第一槽栅和所述第二槽栅的下方其中，所述晶体管还包括：无圆胞区域，所述无圆胞区域中设置有局部栅极变窄偏置结构，其中，局部栅极变窄偏置结构包括：第一栅极，所述第一栅极在底部形成横向增宽的结构，且增宽方向朝向第二栅极；第二栅极，所述第二栅极在底部形成横向增宽的结构，且所述增宽方向朝向所述第一栅极。达到了在大幅度降低导通压降同时，能够维持原有的耐压能力，从而全面提升器件的各项参数能力的技术效果。下面将详细地描述本公开的示例性实施例。虽然本申请公开了一种或几种示例性实施例，然而应当理解，可以以各种形式实现本公开而不应被这里阐述的实施例所限制。相反，提供这些实施例是为了能够更透彻地理解本公开，并且能够将本公开的范围完整的传达给本领域的技术人员。实施例一本申请实施例提供的一种绝缘栅双极晶体管，绝缘栅双极晶体管(Insulate-GateBipolarTransistor-IGBT)简称IGBT，综合了电力晶体管(GiantTransistor-GTR)和电力场效应晶体管(PowerMOSFET)的优点，具有良好的特性，应用领域很广泛；IGBT也是三端器件:栅极，集电极和发射极。IGBT是MOS结构双极器件，属于具有功率MOSFET的高速性能与双极的低电阻性能的功率器件。IGBT的应用范围一般都在耐压600V以上、电流10A以上、频率为1kHz以上的区域。多使用在工业用电机、民用小容量电机、变换器(逆变器)、照相机的频闪观测器、感应加热(InductionHeating)电饭锅等领域。如图1所示，所述晶体管包括：N+发射极1；具体而言，N+发射极1、Pwell2、N漂移区3形成场效应管(FieldEffectTransistor缩写(FET)。IGBT结构在底部增加P+结构，实现空穴注入，形成两种极性的载流子导通，即多数载流子(电子)和反极性的少数载流子(空穴)参与导电，因此称为双极型晶体管，而电子导电是由栅极控制，故称为绝缘栅双极晶体管(Insulate-GateBipolarTransistor-IGBT)。Pwell区域2，所述Pwell区域2位于所述N+发射极1的下方，其中所述Pwell区域2中设置有第一槽栅21和第二槽栅22；具体而言，所述Pwell区域2即P阱区域，半导体一般可分为本征半导体，N型半导体以及P型半导体分别代表无杂质掺杂，掺杂N型杂质(P,As)和掺杂P型杂质(B,Ga).如果在N型衬底上扩散P型区，就叫做P阱区；如果在P型衬底上扩散N型区，就叫做N阱区；所述Pwell本文档来自技高网...

【技术保护点】
一种绝缘栅双极晶体管，其特征在于，所述晶体管包括：N+发射极，Pwell区域，所述Pwell区域位于所述N+发射极的下方，其中所述Pwell区域中设置有第一槽栅和第二槽栅；N漂移区，所述N漂移区位于所述Pwell区域的下方；载流子存储层，所述载流子存储层位于所述Pwell区域的下方，且，所述载流子存储层设置在所述第一槽栅和所述第二槽栅之间；P注入层，所述P注入层位于所述第一槽栅和所述第二槽栅的下方，其中，所述晶体管还包括：无圆胞区域，所述无圆胞区域中设置有局部栅极变窄偏置结构，其中，局部栅极变窄偏置结构包括：第一栅极，所述第一栅极在底部形成横向增宽的结构，且增宽方向朝向第二栅极；第二栅极，所述第二栅极在底部形成横向增宽的结构，且所述增宽方向朝向所述第一栅极。

【技术特征摘要】
1.一种绝缘栅双极晶体管，其特征在于，所述晶体管包括：N+发射极，Pwell区域，所述Pwell区域位于所述N+发射极的下方，其中所述Pwell区域中设置有第一槽栅和第二槽栅；N漂移区，所述N漂移区位于所述Pwell区域的下方；载流子存储层，所述载流子存储层位于所述Pwell区域的下方，且，所述载流子存储层设置在所述第一槽栅和所述第二槽栅之间；P注入层，所述P注入层位于所述第一槽栅和所述第二槽栅的下方，其中，所述晶体管还包括：无圆胞区域，所述无圆胞区域中设置有局部栅极变窄偏置结构，其中，局部栅极变窄偏置结构包括：第一栅极，所述第一栅极在底部形成横向增宽的结构，且增...

【专利技术属性】
技术研发人员：陆江，刘海南，蔡小五，卜建辉，罗家俊，
申请(专利权)人：中国科学院微电子研究所，
类型：发明
国别省市：北京,11