片状二极管及其制造方法、电路组件以及电子设备技术

本发明专利技术提供一种片状二极管及其制造方法、电路组件以及电子设备。该片状二极管是齐纳电压Vz为5.5V～7.0V的片状二极管，包括：半导体基板，具有5mΩ·cm～20mΩ·cm的电阻率；和扩散层，形成在所述半导体基板的表面，且在该扩散层与所述半导体基板之间形成二极管接合区域，所述扩散层相对于所述半导体基板的所述表面具有0.2μm～3.0μm的深度。

【技术实现步骤摘要】
片状二极管及其制造方法、电路组件以及电子设备本申请是申请号为201380040686.0、申请日为2013年8月29日、专利技术名称为“片状二极管及其制造方法”的分案申请。
本专利技术涉及片状二极管(chipdiode)及其制造方法、以及具备上述片状二极管的电路组件(assembly)及电子设备。
技术介绍
专利文献1公开了具有二极管元件的半导体装置。该半导体装置包括：n型的半导体基板；形成在半导体基板上的n型外延层；形成在n型外延层中的n型半导体区域；形成在n型半导体区域之上的p型半导体区域；形成在n型外延层上的绝缘膜；贯通绝缘膜而与p型半导体区域连接的正电极；以及与半导体基板的背面连接的负电极。在先技术文献专利文献专利文献1：JP特开2002-270858号公报(图18)
技术实现思路
专利技术要解决的课题例如，齐纳二极管的主要特性之一是齐纳电压Vz。因此，针对齐纳二极管，要求赋予与设计相符的齐纳电压Vz。但是，很难将齐纳电压Vz准确地控制成设计值，不能说已确立了有效的方法。本专利技术的目的在于，提供一种能够将齐纳电压Vz准确地控制成4.0V～5.5V的片状二极管及其制造方法。本专利技术的其他目的是还提供一种具备本专利技术的片状二极管的电路组件以及具备这样的电路组件的电子设备。用于解决课题的手段本专利技术的片状二极管是齐纳电压Vz为4.0V～5.5V的片状二极管，该片状二极管包括：半导体基板，其具有3mΩ·cm～5mΩ·cm的电阻率；以及扩散层，其形成于上述半导体基板的表面，且在该扩散层与上述半导体基板之间形成二极管接合区域上述扩散层相对于上述半导体基板的上述表面具有0.01μm～0.2μm的深度。本专利技术的片状二极管能够通过以下这样的片状二极管的制造方法来制造，即，该片状二极管的制造方法包括：在具有3mΩ·cm～5mΩ·cm的电阻率的半导体基板的表面，选择性地导入杂质的工序；以及通过在维持导入上述杂质后的上述半导体基板的表面状态的状态下，对上述半导体基板的上述表面实施RTA(RapidThermalAnnealing：快速热退火)处理来使上述杂质扩散，从而形成扩散层的工序，其中，该扩散层在与上述半导体基板之间形成二极管接合区域且相对于上述半导体基板的上述表面具有0.01μm～0.2μm的深度。根据该方法，在导入杂质之后，不在导入了该杂质的区域形成CVD膜或热氧化膜等，而是维持半导体基板的表面状态。然后，在该表面状态下，通过与推阱(drive-in)处理相比可在短时间内完成的RTA处理，使杂质扩散。并且，所使用的半导体基板的电阻率是3mΩ·cm～5mΩ·cm。因此，能够抑制对半导体基板施加的热量，所以能够将片状二极管的齐纳电压Vz准确地控制为4.0V～5.5V。优选，上述二极管接合区域是pn结区域。通过该结构，能够提供一种pn结型的片状二极管。优选，上述半导体基板由p型半导体基板构成，上述扩散层是在与上述p型半导体基板之间形成上述pn结区域的n型扩散层。根据该结构，由于半导体基板由p型半导体基板构成，所以即使不在半导体基板上形成外延层，也能够实现稳定的特性。即，n型的半导体晶片由于电阻率的面内偏差大，所以需要在表面形成电阻率的面内偏差小的外延层，并在该外延层形成杂质扩散层，从而形成pn结。相对于此，p型半导体晶片由于面内偏差小，所以无需形成外延层，就能够从晶片的任意部位切出稳定特性的二极管。因此，通过使用p型半导体基板，能够简化制造工序，并且能够降低制造成本。优选，上述片状二极管还包括与上述n型扩散层电连接的负电极和与上述p型半导体基板电连接的正电极，上述负电极以及上述正电极包括与上述p型半导体基板相连且由Ti/Al层叠膜或Ti/TiN/AlCu层叠膜构成的电极膜。根据该结构，由于负电极是由Ti/Al层叠膜或Ti/TiN/AlCu层叠膜构成的电极膜，所以即使n型扩散层的深度是0.01μm～0.2μm，也能够防止该电极膜贯通n型扩散层而穿刺到p型半导体基板。另一方面，Ti/Al层叠膜或Ti/TiN/AlCu层叠膜虽然很难在与p型半导体之间实现欧姆接合，但是在本专利技术中，半导体基板的电阻率是3mΩ·cm～5mΩ·cm。因此，即使不在p型半导体基板形成P+型扩散层，也能够在该层叠膜(正电极)与p型半导体基板之间形成良好的欧姆接合。此外，优选，在上述制造方法中，上述半导体基板由p型半导体基板构成，导入上述杂质的工序包括将n型杂质以离子注入方式注入到上述半导体基板的上述表面的工序。通过利用该方法，在上述片状二极管中，能够对上述扩散层实现从上述半导体基板的上述表面起至规定的深度为止连续减少的浓度分布。优选，在上述片状二极管中，上述半导体基板的上述表面具有将角部倒角了的矩形形状。通过该结构，由于能够抑制或防止片状二极管的角部的碎屑(chipping)，所以能够提供外观不良较少的片状二极管。优选，在该情况下，在上述矩形形状的一边的中途部，形成表示阴极方向的凹部。根据该结构，由于在矩形形状的半导体基板的一边形成表示阴极方向的凹部，所以无需在半导体基板的表面形成通过标记等来表示阴极方向的标志(负极标志)。上述这样的凹部也可在进行从晶片(原始基板)切出片状二极管的加工时同时形成。此外，在片状二极管的尺寸非常小而很难进行标记的情况下也能够形成这种凹部。因此，能够省去用于标记的工序，并且对微小尺寸的片状二极管也能够附加表示阴极方向的记号。本专利技术的电路组件包括安装基板和安装于上述安装基板的上述片状二极管。通过该结构，能够提供一种具备将齐纳电压Vz准确地控制为4.0V～5.5V的片状二极管的电路组件。优选，在上述电路组件中，通过无引线接合法(倒装焊接：facedownbonding；倒装芯片接合：flipchipbonding)将上述片状二极管与上述安装基板连接。通过该结构，由于能够减小片状二极管在安装基板上的占有空间，所以有助于电子部件的高密度安装。本专利技术的电子设备包括上述电路组件和容纳了上述电路组件的框体。通过该结构，能够提供一种具备将齐纳电压Vz准确地控制为4.0V～5.5V的片状二极管的电子设备。附图说明图1是本专利技术的一实施方式涉及的片状二极管的立体图。图2是上述实施方式涉及的片状二极管的俯视图。图3是图2的A-A线处的剖视图。图4是图2的B-B处的剖视图。图5是在上述实施方式的片状二极管中去掉负电极、正电极以及形成在其上的结构来表示半导体基板的表面结构的俯视图。图6是表示上述实施方式的片状二极管的内部电结构的电路图。图7是表示将形成在相同面积的半导体基板上的二极管单元设定为各种大小和/或各种数目，针对pn结区域的周长的总计(全长)不同的多个样品测量了ESD耐量而得到的实验结果。图8是表示以倒装芯片连接方式将上述实施方式的片状二极管连接在安装基板上的电路组件的结构的剖视图。图9是用于说明上述实施方式的片状二极管的制造工序的一例的工序图。图10(a)～(e)是表示上述实施方式的片状二极管的制造工序中途的结构的剖视图。图11A是表示上述实施方式的片状二极管的制造工序中途的结构的剖视图。图11B是表示图11A之后的工序中的结构的剖视图。图12是作为片状二极管的半导体基板的原始基板的半导体晶片的俯视图，放大表示了一部分区域。图13是用于说明片状二极本文档来自技高网...

【技术保护点】
一种片状二极管，是齐纳电压Vz为5.5V～7.0V的片状二极管，该片状二极管包括：半导体基板，具有5mΩ·cm～20mΩ·cm的电阻率；和扩散层，形成在所述半导体基板的表面，且在该扩散层与所述半导体基板之间形成二极管接合区域，所述扩散层相对于所述半导体基板的所述表面具有0.2μm～3.0μm的深度。

【技术特征摘要】
2012.09.27 JP 2012-215061;2012.09.27 JP 2012-215061.一种片状二极管，是齐纳电压Vz为5.5V～7.0V的片状二极管，该片状二极管包括：半导体基板，具有5mΩ·cm～20mΩ·cm的电阻率；和扩散层，形成在所述半导体基板的表面，且在该扩散层与所述半导体基板之间形成二极管接合区域，所述扩散层相对于所述半导体基板的所述表面具有0.2μm～3.0μm的深度。2.根据权利要求1所述的片状二极管，其中，所述二极管接合区域是pn结区域。3.根据权利要求2所述的片状二极管，其中，所述半导体基板由p型半导体基板构成，所述扩散层是在与所述p型半导体基板之间形成所述pn结区域的n型扩散层。4.根据权利要求3所述的片状二极管，还包括：负电极，与所述n型扩散层电连接；和正电极，与所述p型半导体基板电连接，所述n型扩散层的所述深度是0.7μm～3.0μm，所述负电极和所述正电极包括与所述p型半导体基板相接且由AlSiCu构成的电极膜。5.根据权利要求3所述的片状二极管，还包括：负电极，与所述n型扩散层电连接；和正电极，与所述p型半导体基板电连接，所述n型扩散层的所述深度是0.2μm～0.7μm，所述负电极和所述正电极包括与所述p型半导体基板相接且由Ti/Al层叠膜或者Ti/TiN/AlCu层叠膜构成的电极膜。6.根据权利要求1～5中任一项所述的片状二极管，还包括：绝缘膜，覆盖所述半导体基板的所述表面，且形成了使所述扩散层选择性地露出的接触孔，在所述扩散层形成有与所述接触孔连续的凹部。7.根据权利要求6所述的片状二极管，还包括：凹部绝缘膜，在所述凹部的周边部选择性地形成该凹部绝缘膜。8.根据权利要求7所述的片状二极管，其中，所述凹部绝缘膜形成为横穿所述凹部与所述接触孔的边界。9.根据权利要求1～8中任一项所述的片状二极管，其中，所述扩散层具有从所述半导体基板的所述表面起至给定深度为止连续减少的浓度分布。10.根据权利要求1～9中任一项所述的片状二极管，其中，所述半导体基板的所述表面具有将角部倒角了的矩形形状。11.根据权利要求10所述的片状二极管，其中，在所述矩形形状的一边的中途部，形成有表示阴极方向的凹部。12.一种电...

【专利技术属性】
技术研发人员：山本浩贵，
申请(专利权)人：罗姆股份有限公司，
类型：发明
国别省市：日本,JP