一种MIMO雷达导引头的中频信号源及其信号产生方法技术

一种MIMO雷达导引头的中频信号源及其信号产生方法，FPGA控制电路，用于产生时序控制信号和噪声参数，并控制DDS组电路产生正交宽带中频噪声信号，DDS组电路电性连接FPGA控制电路，用于在FPGA控制电路的控制下产生正交宽带中频噪声信号，时钟分配电路电性连接FPGA控制电路和DDS组电路，用于在FPGA控制电路的控制下产生同步时钟信号发送给DDS组电路，存储电路电性连接FPGA控制电路，用于存储FPGA控制电路产生的大量噪声参数。本发明专利技术充分利用了FPGA芯片编程灵活和专用DDS芯片频率精度高的特点，所产生的MIMO雷达中频正交信号频率分辨率为0.8149Hz，中频带宽最高可达1350MHz，比采用FPGA和高速DA结构的方式高出一个数量级。

【技术实现步骤摘要】
一种MIMO雷达导引头的中频信号源及其信号产生方法
本专利技术涉及MIMO雷达导引头正交波形产生领域，尤其涉及一种MIMO雷达导引头的中频信号源及其信号产生方法。
技术介绍
与常规相控阵导引头相比，MIMO导引头额主要技术优势主要体现在以下几个方面：反隐身能力强、综合孔径提高测角精度、具有较宽的照射波束、抗杂波能力强等。正交波形的设计、产生和优化是MIMO雷达导引头的重要研究方向，目前我国正在开展MIMO雷达技术在导引头上应用的理论研究和试验平台研究，为了实现波形正交捷变的MIMO雷达发射信号，MIMO雷达导引头的中频正交波形产生的设计显得十分必要。现在雷达信号的产生主要有两种方式：直接模拟频率合成，以及采用FPGA和高速DA结构。直接模拟频率合成的原理是采用对一个或多个基准信号进行倍频、分频、混频及模拟开关操作产生所需的频率。这种方式存在频率变换速度快稳定度高的优点，但是因为其调试不易、杂散抑制难、系统复杂成本高的缺点，现在该方式在雷达工程中已经很少使用。采用FPGA和高速DA结构的方式的原理是在FPGA内部产生一个DDS软核，经过高速DA产生模拟信号输出。这种方法具有波形产生灵活的特点，但是这种方式在DA后还要加模拟调制器和混频器，这部分电路都是工作在模拟部分，在I/Q相位对齐和噪声抑制方面都有一定困难。另外，这种方式由于是在FPGA内部产生DDS软核，其系统时钟和存储容量都会受到FPGA芯片的限制，其中心频率一般很难做到很高。需要一种更适合MIMO雷达导引头的中频信号源的设计以满足其大带宽、正交波形的要求。
技术实现思路
本专利技术提供一种MIMO雷达导引头的中频信号源及其信号产生方法，充分利用了FPGA芯片编程灵活和专用DDS芯片频率精度高的特点，所产生的MIMO雷达中频正交信号频率分辨率为0.8149Hz，中频带宽最高可达1350MHz，比采用FPGA和高速DA结构的方式高出一个数量级。为了达到上述目的，本专利技术提供一种MIMO雷达导引头的中频信号源，包含：FPGA控制电路，用于产生时序控制信号和噪声参数，并控制DDS组电路产生正交宽带中频噪声信号；DDS组电路，其电性连接FPGA控制电路，用于在FPGA控制电路的控制下产生正交宽带中频噪声信号；时钟分配电路，其电性连接FPGA控制电路和DDS组电路，用于在FPGA控制电路的控制下产生同步时钟信号发送给DDS组电路；存储电路，其电性连接FPGA控制电路，用于存储FPGA控制电路产生的大量噪声参数。所述的DDS组电路包含：多个DDS模块，每个DDS模块分别连接FPGA控制电路和时钟分配电路，每个DDS模块分别产生一个通道的信号。所述的DDS模块进一步包含：DDS芯片，其电性连接FPGA控制电路和时钟分配电路，用于在FPGA控制电路的控制下产生正交宽带中频噪声信号；变压器，其电性连接DDS芯片，用于将DDS芯片产生的中频信号由电流型转换为电压型信号；低通滤波器，其电性连接变压器，用于滤除高频谐波分量。所述的FPGA控制电路与DDS组电路之间的控制接口包含：串行SPI接口和并行数据接口。所述的DDS芯片的型号为AD9914，变压器的芯片型号为TC1-1-13M+，低通滤波器的截止频率为1000MHz，系统时钟为2400MHz，时钟分配电路的芯片型号为HMC7043，存储电路采用SDRAMDDR2芯片，芯片型号为MT47H128M16。本专利技术还提供一种MIMO雷达导引头的中频信号源的信号产生方法，包含以下步骤：FPGA控制电路实时产生随机序列，通过对随机序列进行迭代运算获得噪声参数，并将噪声参数转化为频率控制字、幅度控制字或者相位控制字；FPGA控制电路将噪声参数依次存入到存储电路中，直到完成一帧的随机序列的存储；当中频信号源需要产生噪声信号时，FPGA控制电路首先完成对DDS芯片的寄存器的基本配置，并控制DDS芯片转化到直接读写参数模式；根据产生噪声脉冲信号的要求，FPGA控制电路实时从存储电路中取出噪声参数发送给DDS芯片，DDS芯片通过快速更新频率控制字实时产生正交的宽带中频噪声信号。随机序列的迭代公式为：x(n)＝0.5-1.99|x(n-1)|其中，n＝1，2，3….，x(0)＝0.5。本专利技术具有以下有益效果：充分利用了FPGA芯片编程灵活和专用DDS芯片频率精度高的特点，所产生的MIMO雷达中频正交信号频率分辨率为0.8149Hz，中频带宽最高可达1350MHz，比采用FPGA和高速DA结构的方式高出一个数量级。只需要一组DDS通道即可产生大宽带的MIMO雷达中频正交信号，将本专利技术与上变频器结合，可以完成各频段MIMO雷达导引头的宽带正交波形发射信号。附图说明图1是本专利技术提供的一种MIMO雷达导引头的中频信号源的电路结构示意图。图2是噪声参数产生示意图。图3是产生正交宽带噪声的示意图。图4是FPGA控制DDS芯片产生宽带噪声示意图。具体实施方式以下根据图1～图4，具体说明本专利技术的较佳实施例。FPGA芯片具有易于编程控制灵活的优点，专用的直接数字式频率合成器(DDS)芯片具有产生信号带宽大、变频范围广、频率步进小，幅度和频率精度高等特点，其系统时钟一般可以做到1GHz以上。采用FPGA和专用的直接数字式频率合成器(DDS)芯片的方式，将FPGA芯片的优点和专用DDS芯片的优点结合了起来，这种方式无论在信号产生方面还是工程实现方面都有一定的优势。如图1所示，本专利技术提供一种MIMO雷达导引头的中频信号源，包含：FPGA控制电路1，用于产生时序控制信号和噪声参数，并控制DDS组电路产生正交宽带中频噪声信号；DDS组电路2，其电性连接FPGA控制电路1，用于在FPGA控制电路1的控制下产生正交宽带中频噪声信号；时钟分配电路3，其电性连接FPGA控制电路1和DDS组电路2，用于在FPGA控制电路1的控制下产生同步时钟信号发送给DDS组电路2；存储电路4，其电性连接FPGA控制电路1，用于存储FPGA控制电路1产生的大量噪声参数。进一步，所述的DDS组电路2包含：多个DDS模块，每个DDS模块分别连接FPGA控制电路1和时钟分配电路3，每个DDS模块分别产生一个通道的信号。所述的DDS模块进一步包含：DDS芯片201，其电性连接FPGA控制电路1和时钟分配电路3，用于在FPGA控制电路1的控制下产生正交宽带中频噪声信号；变压器202，其电性连接DDS芯片201，用于将DDS芯片201产生的中频信号由电流型转换为电压型信号；低通滤波器203，其电性连接变压器202，用于滤除高频谐波分量。在本实施例中，所述的DDS芯片201的型号为AD9914，变压器202的芯片型号为TC1-1-13M+，低通滤波器203的截止频率为1000MHz；所述的时钟分配电路3用于接收外部时钟基准信号，并将该时钟基准信号转换为差分时钟信号，分配到2通道DDS上，用于同步各个DDS模块之间的系统时钟，保证各个通道DDS的系统时钟是同源时钟，系统时钟为2400MHz，可以产生中心频率为840MHz、带宽100MHz的正交噪声信号，时钟分配电路3的芯片型号为HMC7043；所述的存储电路4用于存储噪声参数，由于宽带噪声雷达信号每个脉冲都是非相参的，因此需要存储大量的噪声参数，噪声参数可本文档来自技高网...

【技术保护点】
一种MIMO雷达导引头的中频信号源，其特征在于，包含：FPGA控制电路(1)，用于产生时序控制信号和噪声参数，并控制DDS组电路产生正交宽带中频噪声信号；DDS组电路(2)，其电性连接FPGA控制电路(1)，用于在FPGA控制电路(1)的控制下产生正交宽带中频噪声信号；时钟分配电路(3)，其电性连接FPGA控制电路(1)和DDS组电路(2)，用于在FPGA控制电路(1)的控制下产生同步时钟信号发送给DDS组电路(2)；存储电路(4)，其电性连接FPGA控制电路(1)，用于存储FPGA控制电路(1)产生的大量噪声参数。

【技术特征摘要】
1.一种MIMO雷达导引头的中频信号源，其特征在于，包含：FPGA控制电路(1)，用于产生时序控制信号和噪声参数，并控制DDS组电路产生正交宽带中频噪声信号；DDS组电路(2)，其电性连接FPGA控制电路(1)，用于在FPGA控制电路(1)的控制下产生正交宽带中频噪声信号；时钟分配电路(3)，其电性连接FPGA控制电路(1)和DDS组电路(2)，用于在FPGA控制电路(1)的控制下产生同步时钟信号发送给DDS组电路(2)；存储电路(4)，其电性连接FPGA控制电路(1)，用于存储FPGA控制电路(1)产生的大量噪声参数。2.如权利要求1所述的MIMO雷达导引头的中频信号源，其特征在于，所述的DDS组电路(2)包含：多个DDS模块，每个DDS模块分别连接FPGA控制电路(1)和时钟分配电路(3)，每个DDS模块分别产生一个通道的信号。3.如权利要求2所述的MIMO雷达导引头的中频信号源，其特征在于，所述的DDS模块进一步包含：DDS芯片(201)，其电性连接FPGA控制电路(1)和时钟分配电路(3)，用于在FPGA控制电路(1)的控制下产生正交宽带中频噪声信号；变压器(202)，其电性连接DDS芯片(201)，用于将DDS芯片(201)产生的中频信号由电流型转换为电压型信号；低通滤波器(203)，其电性连接变压器(202)，用于滤除高频谐波分量。4.如权利要求3所述的MIMO雷达导引头的中频信号源，其特征在于，所述的FP...

【专利技术属性】
技术研发人员：佘彩云，杜科，王静，黄飞，王哲，曲海山，
申请(专利权)人：上海无线电设备研究所，
类型：发明
国别省市：上海,31