一种调整频率的方法和设备技术

技术编号:18082842 阅读:48 留言:0更新日期:2018-05-31 11:39
本发明专利技术实施例涉及电子技术领域,特别涉及一种调整频率的方法和设备,用以解决现有技术中设置DSP芯片都工作在最大时钟频率,从而限制了DSP芯片的性能问题。本发明专利技术实施例频率调整电路对检测电路的时钟频率进行调整,并根据调整结果对DSP主电路的时钟频率进行提升,由于所述检测电路中包括与所述DSP主电路的关键路径相同的路径,所以根据对检测电路的时钟频率的调整结果可以对DSP主电路的时钟频率进行提升,使得DSP芯片的时钟频率可以超过最大时钟频率,从而提高了DSP芯片的性能。

【技术实现步骤摘要】
一种调整频率的方法和设备
本专利技术涉及电子
,特别涉及一种调整频率的方法和设备。
技术介绍
DSP(digitalsignalprocessor,数字信号处理器)是一种独特的微处理器,是以数字信号来处理大量信息的器件,其主要应用是实时快速地实现各种数字信号处理算法。它的强大数据处理能力和高运行速度,是两大特色。DSP的性能主要有下面两个因素决定:(1)指令集的能力:(2)每一条指令的平均执行时间。这一点又可以进一步分为两点:每条指令所需的CPI(CyclesPerInstruction,平均执行周期);最大时钟频率,这是由关键路径决定的。目前的DSP芯片基本采用CMOS(ComplementaryMetalOxideSemiconductor,互补金属氧化物半导体)工艺制造,其内部电路延迟的变化主要受工艺参数和温度的影响。与双极性晶体管不同,在不同的芯片之间及在不同的生产批次之间,CMOS工艺参数变化很大,造成CMOS电路延迟差异很大。此外,温度对CMOS芯片的时钟频率也有直接影响。在现代CMOS技术中,由于和温度的变化,门延迟时间的波动范围为其值的1~2倍。由于无法预知最终制造出的DSP芯片会处在哪个工艺参数条件下,也无法预知DSP芯片的实际工作温度。因此在现有方案中,都是按照最大时钟频率为目标来设计电路,同时需要保证该DSP芯片在所有可能的工艺参数和温度下都可以正常工作。实际制造出的DSP芯片受工艺参数和温度两个因素的直接影响。但是最终的DSP芯片并不一定总处在最差的工艺参数条件或者最差温度条件下工作,有很大部分的芯片是可以工作在更高频率下。目前方案中让所有DSP芯片都工作在最大时钟频率的方式,并没有充分发挥大部分DSP芯片的性能。综上所述,目前设置DSP芯片都工作在最大时钟频率,从而限制了DSP芯片的性能。
技术实现思路
本专利技术提供一种调整频率的方法和设备,用以解决现有技术中设置DSP芯片都工作在最大时钟频率,从而限制了DSP芯片的性能问题。本专利技术实施例提供的一种调整频率的方法,该方法包括:频率调整电路确定满足频率提升条件;所述频率调整电路对检测电路的时钟频率进行调整,并根据调整结果对DSP主电路的时钟频率进行提升;其中,所述检测电路中包括与所述DSP主电路的关键路径相同的路径,对所述检测电路和所述DSP主电路的时钟频率进行提升之前所述检测电路的时钟频率不小于所述DSP主电路的时钟频率。可选的,所述频率调整电路对检测电路的时钟频率进行调整,并根据调整结果对DSP主电路的时钟频率进行提升,包括:所述频率调整电路按照提升步长值提高所述检测电路的时钟频率,在每次提高所述检测电路的时钟频率后都对检测电路的输出信号进行监测;若监测到所述检测电路输出错误信号,所述频率调整电路按照降低步长值降低所述检测电路的时钟频率,在每次降低所述检测电路的时钟频率后都对检测电路的输出信号进行监测,直到所述检测电路未输出错误信号;所述频率调整电路根据所述检测电路当前的时钟频率对DSP主电路的时钟频率进行提升。可选的,所述频率提升条件包括下列中的部分或全部:DSP主电路初始上电;调整周期内未监测到检测电路输出错误信号。可选的,所述频率提升条件包括DSP主电路初始上电;所述频率调整电路确定满足频率提升条件之后,对检测电路的时钟频率进行调整之前,还包括:所述频率调整电路监测到所述检测电路未输出错误信号;其中,所述检测电路的时钟频率大于所述DSP主电路的时钟频率。可选的,所述频率调整电路确定满足频率提升条件之后,还包括:若所述频率调整电路对检测电路的时钟频率进行调整之前监测到所述检测电路输出错误信号,则停止对检测电路的时钟频率进行调整,并维持所述DSP主电路的时钟频率不变。可选的,所述频率提升条件包括调整周期内未监测到检测电路输出错误信号;所述频率调整电路按照提升步长值提高所述检测电路的时钟频率之前,还包括:确定调整周期到达。可选的,所述方法还包括:所述频率调整电路确定满足频率降低条件;所述频率调整电路对检测电路和DSP主电路的时钟频率进行降低,并根据对检测电路调整结果判断是否停止降低;其中,对所述检测电路和所述DSP主电路的时钟频率进行降低之前所述检测电路的时钟频率不小于所述DSP主电路的时钟频率。可选的,所述频率调整电路对检测电路和DSP主电路的时钟频率进行降低,并根据对检测电路调整结果判断是否停止降低,包括:按照目标步长值降低所述检测电路和所述DSP主电路的时钟频率,在每次降低所述检测电路的时钟频率后都对检测电路的输出信号进行监测,直到所述检测电路未输出错误信号,其中对所述检测电路和所述DSP主电路的时钟频率进行调整之前,所述检测电路的时钟频率不小于所述DSP主电路的时钟频率;或按照目标步长值降低所述检测电路的时钟频率,在每次降低所述检测电路的时钟频率后都对检测电路的输出信号进行监测,直到所述检测电路未输出错误信号,之后根据所述检测电路当前的时钟频率对DSP主电路的时钟频率进行调整。可选的,所述频率降低条件为检测电路输出错误信号。本专利技术实施例提供的一种调整频率的电路,该电路包括:条件确定模块,用于确定满足频率提升条件;控制模块,用于对检测电路的时钟频率进行调整,并根据调整结果对DSP主电路的时钟频率进行提升;其中,所述检测电路中包括与所述DSP主电路的关键路径相同的路径,对所述检测电路和所述DSP主电路的时钟频率进行提升之前所述检测电路的时钟频率不小于所述DSP主电路的时钟频率。可选的,所述控制模块具体用于:按照提升步长值提高所述检测电路的时钟频率,在每次提高所述检测电路的时钟频率后都对检测电路的输出信号进行监测;若监测到所述检测电路输出错误信号,按照降低步长值降低所述检测电路的时钟频率,在每次降低所述检测电路的时钟频率后都对检测电路的输出信号进行监测,直到所述检测电路未输出错误信号;根据所述检测电路当前的时钟频率对DSP主电路的时钟频率进行提升。可选的,所述频率提升条件包括下列中的部分或全部:DSP主电路初始上电;调整周期内未监测到检测电路输出错误信号。可选的,所述频率提升条件包括DSP主电路初始上电;所述控制模块还用于:在所述条件确定模块确定满足频率提升条件之后,若监测到所述检测电路未输出错误信号,则对检测电路的时钟频率进行调整;其中,所述检测电路的时钟频率大于所述DSP主电路的时钟频率。可选的,所述控制模块还用于:若对所述检测电路的时钟频率进行调整之前监测到所述检测电路输出错误信号,则停止对检测电路的时钟频率进行调整,并维持所述DSP主电路的时钟频率不变。可选的,所述频率提升条件包括调整周期内未监测到检测电路输出错误信号;所述控制模块具体用于:若所述条件确定模块在调整周期内未监测到检测电路输出错误信号,则在调整周期到达后,按照提升步长值提高所述检测电路的时钟频率。可选的,所述条件确定模块还用于:确定满足频率降低条件;所述控制模块还用于:对检测电路和DSP主电路的时钟频率进行降低,并根据对检测电路调整结果判断是否停止降低;其中,对所述检测电路和所述DSP主电路的时钟频率进行降低之前所述检测电路的时钟频率不小于所述DSP主电路的时钟频率。可选的,所述控制模块具体用于:按照目标步长值降低所述检测电路和所述DSP主本文档来自技高网
...
一种调整频率的方法和设备

【技术保护点】
一种调整频率的方法,其特征在于,该方法包括:频率调整电路确定满足频率提升条件;所述频率调整电路对检测电路的时钟频率进行调整,并根据调整结果对数字信号处理器DSP主电路的时钟频率进行提升;其中,所述检测电路中包括与所述DSP主电路的关键路径相同的路径,对所述检测电路和所述DSP主电路的时钟频率进行提升之前所述检测电路的时钟频率不小于所述DSP主电路的时钟频率。

【技术特征摘要】
1.一种调整频率的方法,其特征在于,该方法包括:频率调整电路确定满足频率提升条件;所述频率调整电路对检测电路的时钟频率进行调整,并根据调整结果对数字信号处理器DSP主电路的时钟频率进行提升;其中,所述检测电路中包括与所述DSP主电路的关键路径相同的路径,对所述检测电路和所述DSP主电路的时钟频率进行提升之前所述检测电路的时钟频率不小于所述DSP主电路的时钟频率。2.如权利要求1所述的方法,其特征在于,所述频率调整电路对检测电路的时钟频率进行调整,并根据调整结果对DSP主电路的时钟频率进行提升,包括:所述频率调整电路按照提升步长值提高所述检测电路的时钟频率,在每次提高所述检测电路的时钟频率后都对检测电路的输出信号进行监测;若监测到所述检测电路输出错误信号,所述频率调整电路按照降低步长值降低所述检测电路的时钟频率,在每次降低所述检测电路的时钟频率后都对检测电路的输出信号进行监测,直到所述检测电路未输出错误信号;所述频率调整电路根据所述检测电路当前的时钟频率对DSP主电路的时钟频率进行提升。3.如权利要求2所述的方法,其特征在于,所述频率提升条件包括下列中的部分或全部:DSP主电路初始上电;调整周期内未监测到检测电路输出错误信号。4.如权利要求3所述的方法,其特征在于,所述频率提升条件包括DSP主电路初始上电;所述频率调整电路确定满足频率提升条件之后,对检测电路的时钟频率进行调整之前,还包括:所述频率调整电路监测到所述检测电路未输出错误信号;其中,所述检测电路的时钟频率大于所述DSP主电路的时钟频率。5.如权利要求4所述的方法,其特征在于,所述频率调整电路确定满足频率提升条件之后,还包括:若所述频率调整电路对检测电路的时钟频率进行调整之前监测到所述检测电路输出错误信号,则停止对检测电路的时钟频率进行调整,并维持所述DSP主电路的时钟频率不变。6.如权利要求3所述的方法,其特征在于,所述频率提升条件包括调整周期内未监测到检测电路输出错误信号;所述频率调整电路按照提升步长值提高所述检测电路的时钟频率之前,还包括:确定调整周期到达。7.如权利要求1~6任一所述的方法,其特征在于,所述方法还包括:所述频率调整电路确定满足频率降低条件;所述频率调整电路对检测电路和DSP主电路的时钟频率进行降低,并根据对检测电路调整结果判断是否停止降低;其中,对所述检测电路和所述DSP主电路的时钟频率进行降低之前所述检测电路的时钟频率不小于所述DSP主电路的时钟频率。8.如权利要求7所述的方法,其特征在于,所述频率调整电路对检测电路和DSP主电路的时钟频率进行降低,并根据对检测电路调整结果判断是否停止降低,包括:按照目标步长值降低所述检测电路和所述DSP主电路的时钟频率,在每次降低所述检测电路的时钟频率后都对检测电路的输出信号进行监测,直到所述检测电路未输出错误信号,其中对所述检测电路和所述DSP主电路的时钟频率进行调整之前,所述检测电路的时钟频率不小于所述DSP主电路的时钟频率;或按照目标步长值降低所述检测电路的时钟频率,在每次降低所述检测电路的时钟频率后都对检测电路的输出信号进行监测,直到所述检测电路未输出错误信号,之后根据所述检测电路当前的时钟频率对DSP主电路的时钟频率...

【专利技术属性】
技术研发人员:李刚
申请(专利权)人:电信科学技术研究院
类型:发明
国别省市:北京,11

网友询问留言 已有0条评论
  • 还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。

1