存储器结构及其形成方法、存储器电路及其工作方法技术

本发明专利技术提供一种存储器结构及其形成方法、存储器电路及其工作方法，其中，存储器结构包括：第一下拉晶体管，所述第一下拉晶体管具有第一沟道宽度；第二下拉晶体管，所述第二下拉晶体管具有第三沟道宽度；第一传输晶体管，所述第一传输晶体管具有第二沟道宽度；第二传输晶体管，所述第二传输晶体管具有第四沟道宽度；所述第四沟道宽度小于所述第三沟道宽度；或者所述第二沟道宽度小于所述第一沟道宽度；或者所述第二沟道宽度小于所述第一沟道宽度，且所述第四沟道宽度小于所述第三沟道宽度。所述存储器结构能够增加所述存储器的静态噪声容量。

【技术实现步骤摘要】
存储器结构及其形成方法、存储器电路及其工作方法
本专利技术涉及半导体制造
，尤其涉及一种存储器结构及其形成方法、存储器电路及其工作方法。
技术介绍
随着信息技术的发展，存储信息量急剧增加。存储信息量的增加促进了存储器的飞速发展，同时也对存储器的稳定性提出了更高的要求。基本的静态存储器(StaticRandomAccessMemory,SRAM)依赖于六个晶体管，这六个晶体管构成两个交叉耦合的反相器。每个反相器包括：一个上拉晶体管、一个下拉晶体管和一个存取晶体管。为了获得足够的抗干扰能力和读取稳定性，用于形成存储器的晶体管多为鳍式场效应晶体管(FinField-EffectTransistor,FinFET)。在FinFET晶体管中，栅极为覆盖鳍部三个表面的3D架构，可以大幅改善电路控制。FinFET在存储器中的应用可以提高存储器的数据存储稳定性和集成度。静态存储器的静态噪声容量是衡量静态存储器抗静态噪声干扰能力的主要标志。静态存储器的静态噪声容量与静态存储器的beta率有关，beta率指的是静态存储器的下拉晶体管的饱和电流与上拉晶体管的饱和电流之比值。而晶体管的饱和电流与晶体管的宽长比有关，晶体管的宽长比为晶体管的沟道的宽度与沟道长度之间的比值，晶体管的宽长比越大，晶体管的饱和电流越大。由此可见，下拉晶体管和传输晶体管宽长比的比值会影响静态存储器的静态噪声容量。然而，现有技术形成的存储器仍然存在读取噪声容量小，读取稳定性差的缺点。
技术实现思路
本专利技术解决的问题是提供一种存储器结构及其形成方法、存储器电路及其工作方法，以提高静态噪声容量。为解决上述问题，本专利技术提供一种存储器结构，包括：衬底，所述衬底包括：第一下拉区、第二下拉区、第一传输区和第二传输区；位于衬底第一下拉区的第一下拉晶体管，所述第一下拉晶体管具有第一沟道宽度，所述第一下拉晶体管包括：位于所述衬底上的第一下拉栅极结构，分别位于所述第一下拉栅极结构两侧衬底中的第一下拉源区和第一下拉漏区，所述第一下拉源区用于施加第一电位；位于衬底第二下拉区的第二下拉晶体管，所述第二下拉晶体管具有第三沟道宽度，所述第二下拉晶体管包括：位于所述衬底上的第二下拉栅极结构，分别位于所述第二下拉栅极结构两侧衬底中的第二下拉源区和第二下拉漏区，所述第二下拉栅极结构与所述第一下拉漏区电连接，所述第二下拉漏区与所述第一下拉栅极结构电连接，所述第二下拉源区用于施加所述第一电位；位于第一传输区衬底上的第一传输晶体管，所述第一传输晶体管具有第二沟道宽度，所述第一传输晶体管包括：位于所述衬底上的第一传输栅极结构，位于所述第一传输栅极结构两侧衬底中的第一传输源区和第一传输漏区，所述第一传输源区与所述第一下拉漏区电连接；位于第二传输区衬底上的第二传输晶体管，所述第二传输晶体管具有第四沟道宽度，所述第二传输晶体管包括：位于所述衬底上的第二传输栅极结构；位于所述第二传输栅极结构两侧衬底中的第二传输源区和第二传输漏区，所述第二传输源区与所述第二下拉漏区电连接；所述第四沟道宽度小于所述第三沟道宽度；或者所述第二沟道宽度小于所述第一沟道宽度；或者所述第二沟道宽度小于所述第一沟道宽度，且所述第四沟道宽度小于所述第三沟道宽度；连接所述第一传输栅极结构和所述第二传输栅极结构的字线；连接所述第一传输漏区的第一位线；连接所述第二传输漏区的第二位线。可选的，所述第一传输区衬底上具有第一传输鳍部，所述第一传输栅极结构横跨所述第一传输鳍部，所述第一传输源区和第一传输漏区分别位于所述第一传输栅极结构两侧的第一传输鳍部中；所述第二传输区衬底具有第二传输鳍部，所述第二传输栅极结构横跨所述第二传输鳍部，所述第二传输源区和第二传输漏区分别位于所述第二传输栅极结构两侧的第二传输鳍部中；所述第一下拉区衬底包括第一下拉鳍部，所述第一下拉栅极结构横跨所述第一下拉鳍部，且位于所述第一下拉鳍部部分侧壁和顶部表面，所述第一下拉源区和所述第一下拉漏区分别位于所述第一下拉栅极结构两侧的第一下拉鳍部中；所述第二下拉区衬底包括第二下拉鳍部，所述第二下拉栅极结构横跨所述第二下拉鳍部，且位于所述第二下拉鳍部部分侧壁和顶部表面，所述第二下拉源区和所述第二下拉漏区分别位于所述第二下拉栅极结构两侧的第二下拉鳍部中。可选的，所述衬底还包括第一连接区和第二连接区；所述第一连接区、第一下拉区和所述第一传输区相互接触，所述第二连接区、第二下拉区和所述第二传输区接触；所述第一连接区衬底包括第一连接鳍部，所述第一连接鳍部与所述第一下拉鳍部连接；所述第一传输鳍部与所述第一下拉鳍部连接；所述存储器结构还包括：横跨所述第一连接鳍部的第一连接栅极结构，所述第一连接栅极结构与所述第一传输栅极结构连接；位于所述第一连接栅极结构两侧第一连接鳍部中的第一连接源区与第一连接漏区，所述第一连接漏区与所述第一下拉漏区连接，所述第一连接源区与所述第一位线不接触；所述第二连接区衬底包括第二连接鳍部，所述第二连接鳍部与所述第二下拉鳍部连接；所述第二传输鳍部与所述第二下拉鳍部连接；所述存储器结构还包括：横跨所述第二连接鳍部的第二连接栅极结构，所述第二连接栅极结构与所述第二传输栅极结构连接；位于所述第二连接栅极结构两侧第二连接鳍部中的第二连接源区与第二连接漏区，所述第二连接漏区与所述第二下拉漏区连接，所述第二连接源区与所述第二位线不接触。可选的，所述第一下拉鳍部、第二下拉鳍部、第一传输鳍部和第二传输鳍部的宽度相同，所述第一下拉鳍部、第二下拉鳍部、第一传输鳍部和第二传输鳍部的高度相同；所述第一下拉鳍部个数多于所述第一传输鳍部的个数，所述第二下拉鳍部的个数多于所述第二传输鳍部的个数。可选的，所述衬底还包括：第一上拉区和第二上拉区；所述存储器结构还包括：位于衬底第一上拉区的第一上拉晶体管；所述第一上拉晶体管包括：位于所述衬底上的第一上拉栅极结构，所述第一上拉栅极结构与所述第一下拉栅极结构电连接；分别位于所述第一上拉栅极结构两侧衬底中的第一上拉漏区和第一上拉源区，所述第一上拉源区与所述第一下拉漏区电连接，所述第一上拉漏区用于施加第二电位，所述第二电位大于第一电位；位于所述衬底第二上拉区的第二上拉晶体管，所述第二上拉晶体管包括：位于衬底上的第二上拉栅极结构，所述第二上拉栅极结构与所述第二下拉栅极结构电连接；分别位于所述第二上拉栅极结构两侧衬底中的第二上拉源区和第二上拉漏区，所述第二上拉漏区与所述第二下拉漏区电连接，所述第二上拉源区用于施加所述第二电位。可选的，所述衬底至少包括：第一分流区或第二分流区；所述第一分流区衬底上具有第一分流结构，所述第一分流结构包括第一连接部和第二连接部，所述第一连接部用于施加所述第一电位；所述第二连接部与所述第一位线电连接，或者所述存储器还包括第三位线，所述第二连接部连接所述第三位线；所述第二分流区衬底上具有第二分流结构，所述第二分流结构包括第三连接部和第四连接部，所述第三连接部用于施加所述第一电位；所述第四连接部与所述第二位线电连接，或者所述存储器还包括第四位线，所述第四连接部连接所述第四位线。可选的，所述第一分流结构包括：第一分流晶体管，所述第一分流晶体管包括位于所述第一分流区衬底上的第一分流栅极结构，所述第一分流栅极结构与所述第一下拉栅极结构电连接；分别位于所述本文档来自技高网...

【技术保护点】
一种存储器结构，其特征在于，包括：衬底，所述衬底包括：第一下拉区、第二下拉区、第一传输区和第二传输区；位于衬底第一下拉区的第一下拉晶体管，所述第一下拉晶体管具有第一沟道宽度，所述第一下拉晶体管包括：位于所述衬底上的第一下拉栅极结构，分别位于所述第一下拉栅极结构两侧衬底中的第一下拉源区和第一下拉漏区，所述第一下拉源区用于施加第一电位；位于衬底第二下拉区的第二下拉晶体管，所述第二下拉晶体管具有第三沟道宽度，所述第二下拉晶体管包括：位于所述衬底上的第二下拉栅极结构，分别位于所述第二下拉栅极结构两侧衬底中的第二下拉源区和第二下拉漏区，所述第二下拉栅极结构与所述第一下拉漏区电连接，所述第二下拉漏区与所述第一下拉栅极结构电连接，所述第二下拉源区用于施加所述第一电位；位于第一传输区衬底上的第一传输晶体管，所述第一传输晶体管具有第二沟道宽度，所述第一传输晶体管包括：位于所述衬底上的第一传输栅极结构，位于所述第一传输栅极结构两侧衬底中的第一传输源区和第一传输漏区，所述第一传输源区与所述第一下拉漏区电连接；位于第二传输区衬底上的第二传输晶体管，所述第二传输晶体管具有第四沟道宽度，所述第二传输晶体管包括：位于所述衬底上的第二传输栅极结构；位于所述第二传输栅极结构两侧衬底中的第二传输源区和第二传输漏区，所述第二传输源区与所述第二下拉漏区电连接；所述第四沟道宽度小于所述第三沟道宽度；或者所述第二沟道宽度小于所述第一沟道宽度；或者所述第二沟道宽度小于所述第一沟道宽度，且所述第四沟道宽度小于所述第三沟道宽度；连接所述第一传输栅极结构和所述第二传输栅极结构的字线；连接所述第一传输漏区的第一位线；连接所述第二传输漏区的第二位线。...

【技术特征摘要】
1.一种存储器结构，其特征在于，包括：衬底，所述衬底包括：第一下拉区、第二下拉区、第一传输区和第二传输区；位于衬底第一下拉区的第一下拉晶体管，所述第一下拉晶体管具有第一沟道宽度，所述第一下拉晶体管包括：位于所述衬底上的第一下拉栅极结构，分别位于所述第一下拉栅极结构两侧衬底中的第一下拉源区和第一下拉漏区，所述第一下拉源区用于施加第一电位；位于衬底第二下拉区的第二下拉晶体管，所述第二下拉晶体管具有第三沟道宽度，所述第二下拉晶体管包括：位于所述衬底上的第二下拉栅极结构，分别位于所述第二下拉栅极结构两侧衬底中的第二下拉源区和第二下拉漏区，所述第二下拉栅极结构与所述第一下拉漏区电连接，所述第二下拉漏区与所述第一下拉栅极结构电连接，所述第二下拉源区用于施加所述第一电位；位于第一传输区衬底上的第一传输晶体管，所述第一传输晶体管具有第二沟道宽度，所述第一传输晶体管包括：位于所述衬底上的第一传输栅极结构，位于所述第一传输栅极结构两侧衬底中的第一传输源区和第一传输漏区，所述第一传输源区与所述第一下拉漏区电连接；位于第二传输区衬底上的第二传输晶体管，所述第二传输晶体管具有第四沟道宽度，所述第二传输晶体管包括：位于所述衬底上的第二传输栅极结构；位于所述第二传输栅极结构两侧衬底中的第二传输源区和第二传输漏区，所述第二传输源区与所述第二下拉漏区电连接；所述第四沟道宽度小于所述第三沟道宽度；或者所述第二沟道宽度小于所述第一沟道宽度；或者所述第二沟道宽度小于所述第一沟道宽度，且所述第四沟道宽度小于所述第三沟道宽度；连接所述第一传输栅极结构和所述第二传输栅极结构的字线；连接所述第一传输漏区的第一位线；连接所述第二传输漏区的第二位线。2.如权利要求1所述的存储器结构，其特征在于，所述第一传输区衬底上具有第一传输鳍部，所述第一传输栅极结构横跨所述第一传输鳍部，所述第一传输源区和第一传输漏区分别位于所述第一传输栅极结构两侧的第一传输鳍部中；所述第二传输区衬底具有第二传输鳍部，所述第二传输栅极结构横跨所述第二传输鳍部，所述第二传输源区和第二传输漏区分别位于所述第二传输栅极结构两侧的第二传输鳍部中；所述第一下拉区衬底包括第一下拉鳍部，所述第一下拉栅极结构横跨所述第一下拉鳍部，且位于所述第一下拉鳍部部分侧壁和顶部表面，所述第一下拉源区和所述第一下拉漏区分别位于所述第一下拉栅极结构两侧的第一下拉鳍部中；所述第二下拉区衬底包括第二下拉鳍部，所述第二下拉栅极结构横跨所述第二下拉鳍部，且位于所述第二下拉鳍部部分侧壁和顶部表面，所述第二下拉源区和所述第二下拉漏区分别位于所述第二下拉栅极结构两侧的第二下拉鳍部中。3.如权利要求2所述的存储器结构，其特征在于，所述衬底还包括第一连接区和第二连接区；所述第一连接区、第一下拉区和所述第一传输区相互接触，所述第二连接区、第二下拉区和所述第二传输区接触；所述第一连接区衬底包括第一连接鳍部，所述第一连接鳍部与所述第一下拉鳍部连接；所述第一传输鳍部与所述第一下拉鳍部连接；所述存储器结构还包括：横跨所述第一连接鳍部的第一连接栅极结构，所述第一连接栅极结构与所述第一传输栅极结构连接；位于所述第一连接栅极结构两侧第一连接鳍部中的第一连接源区与第一连接漏区，所述第一连接漏区与所述第一下拉漏区连接，所述第一连接源区与所述第一位线不接触；所述第二连接区衬底包括第二连接鳍部，所述第二连接鳍部与所述第二下拉鳍部连接；所述第二传输鳍部与所述第二下拉鳍部连接；所述存储器结构还包括：横跨所述第二连接鳍部的第二连接栅极结构，所述第二连接栅极结构与所述第二传输栅极结构连接；位于所述第二连接栅极结构两侧第二连接鳍部中的第二连接源区与第二连接漏区，所述第二连接漏区与所述第二下拉漏区连接，所述第二连接源区与所述第二位线不接触。4.如权利要求2所述的存储器结构，其特征在于，所述第一下拉鳍部、第二下拉鳍部、第一传输鳍部和第二传输鳍部的宽度相同，所述第一下拉鳍部、第二下拉鳍部、第一传输鳍部和第二传输鳍部的高度相同；所述第一下拉鳍部个数多于所述第一传输鳍部的个数，所述第二下拉鳍部的个数多于所述第二传输鳍部的个数。5.如权利要求1所述的存储器结构，其特征在于，所述衬底还包括：第一上拉区和第二上拉区；所述存储器结构还包括：位于衬底第一上拉区的第一上拉晶体管；所述第一上拉晶体管包括：位于所述衬底上的第一上拉栅极结构，所述第一上拉栅极结构与所述第一下拉栅极结构电连接；分别位于所述第一上拉栅极结构两侧衬底中的第一上拉漏区和第一上拉源区，所述第一上拉源区与所述第一下拉漏区电连接，所述第一上拉漏区用于施加第二电位，所述第二电位大于第一电位；位于所述衬底第二上拉区的第二上拉晶体管，所述第二上拉晶体管包括：位于衬底上的第二上拉栅极结构，所述第二上拉栅极结构与所述第二下拉栅极结构电连接；分别位于所述第二上拉栅极结构两侧衬底中的第二上拉源区和第二上拉漏区，所述第二上拉漏区与所述第二下拉漏区电连接，所述第二上拉源区用于施加所述第二电位。6.如权利要求1所述的存储器结构，其特征在于，所述衬底至少包括：第一分流区或第二分流区；所述第一分流区衬底上具有第一分流结构，所述第一分流结构包括第一连接部和第二连接部，所述第一连接部用于施加所述第一电位；所述第二连接部与所述第一位线电连接，或者所述存储器还包括第三位线，所述第二连接部连接所述第三位线；所述第二分流区衬底上具有第二分流结构，所述第二分流结构包括第三连接部和第四连接部，所述第三连接部用于施加所述第一电位；所述第四连接部与所述第二位线电连接，或者所述存储器还包括第四位线，所述第四连接部连接所述第四位线。7.如权利要求6所述的存储器结构，其特征在于，所述第一分流结构包括：第一分流晶体管，所述第一分流晶体管包括位于所述第一分流区衬底上的第一分流栅极结构，所述第一分流栅极结构与所述第一下拉栅极结构电连接；分别位于所述第一分流栅极结构两侧第一分流区衬底中的第一分流源区和第一分流漏区，所述第一连接部包括所述第一分流源区；第二分流晶体管，所述第二分流晶体管包括：位于所述第二分流区衬底上的第二分流栅极结构，所述第二分流栅极结构与所述第二传输栅极结构电连接；位于所述第二分流栅极结构两侧第二分流区衬底中的第二分流源区和第二分流漏区，所述第二连接部包括所述第二分流漏区；连接所述第二分流源区与所述第一分流漏区的第一源漏连接线；所述第二分流结构包括：第三分流晶体管，所述第三分流晶体管包括：位于所述第三分流区衬底上的第三分流栅极结构，所述第三分流栅极结构与所述第二下拉栅极结构电连接；分别位于所述第三分流栅极结构两侧第二分流区衬底中的第三分流源区和第三分流漏区，所述第三连接部包括所述第三分流源区；第四分流晶体管，所述第四分流晶体管包括：位于所述第二分流区衬底上的第四分流栅极结构，所述第四分流栅极结构与所述第二下拉栅极结构电连接；分别位于所述第四分流栅极结构两侧第二分流区衬底中的第四分流源区和第四分流漏区，所述第四连接部包括所述第四分流漏区；连接所述第四分流源区与所述第三分漏源区的第二源漏连接线。8.一种形成如权利要求1至权利要求7任意一项权利要求所述的存储器结构的方法，其特征在于，包括：提供衬底，所述衬底包括：第一下拉区、第二下拉区、第一传输区和第二传输区；在所述衬底第一下拉区形成第一下拉晶体管，所述第一下拉晶体管具有第一沟道宽度，形成所述第一下拉晶体管的步骤包括：在所述衬底上形成第一下拉栅极结构；在所述第一下拉栅极结构两侧的衬底中分别形成第一下拉源区和第一下拉漏区，所述第一下拉源区用于施加第一电位；在所述第一传输区衬底上形成第一传输晶体管，所述第一传输晶体管具有第二沟道宽度，形成所述第一传输晶体管的步骤包括：在所述衬底上形成第一传输栅极结构，在所述第一传输栅极结构两侧的衬底中分别形成第一传输源区和第一传输漏区，所述第一传输源区与所述第一下拉漏区电连接；在所述衬底第二下拉区形成第二下拉晶体管，所述第二下拉晶体管具有第三沟道宽度，形成所述第二下拉晶体管的步骤包括：在所述衬底上形成第二下拉栅极结构，在所述第二下拉栅极结构两侧的衬底中分别形成第二下拉源区和第二下拉漏区，所述第二下拉栅极结构与所述第一下拉漏区电连接，所述第二下拉漏区与所述第一下拉栅极结构电连接，所述第二下拉源区用于施加所述第一电位；在所述第二传输区衬底上形成第二传输晶体管，所述第二传输晶体管具有第四沟道宽度，形成所述第二传输晶体管包括：在所述衬底上形成第二传输栅极结构，在所述第二传输栅极结构两侧衬底中分别形成第二传输源区和第二传输漏区，所述第二传输源区与所述第二下拉漏区电连接；所述第四沟道宽度小于所述第三沟道宽度；或者所述第二沟道宽度小于所述第一沟道宽度；或者所述第二沟道宽度小于所述第一沟道宽度，且所述第四沟道宽度小于所述第三沟道宽度；形成所述第一传输晶体管和第二传输晶体管之后，形成连接所述第一传输栅极结构和所述第二传输栅极结构的字线；形成连接所述第一传输漏区的第一位线；形成连接所述第二传输漏区的第二位线。9.一种存储器结构，其特征在于，包括：衬底，所述衬底包括存储区、第一传输区、第二传输区和分流区；位于所述衬底存储区的存储结构，所述存储结构包括第一连接部、第二连接部和接地部，所述接地部用于施加第一电位；位于所述衬底第一传输区的第一传输晶体管，所述第一传输晶体管包括：位于所述第一传输区衬底上的第一传输栅极结构，分别位于所述第一传输栅极结构两侧衬底中的第一传输漏区和第一传输源区，所述第一传输源区与所述第一连接部电连接；与所述第一传输漏区电连接的第一位线；位于所述衬底第二传输区的第二传输晶体管，所述第二传输晶体管位于所述第二传输区衬底上的第二传输栅极结构，分别位于所述第二传输栅极结构两侧衬底中的第二传输漏区和第二传输源区，所述第二传输源区与所述第二连接部电连接；与所述第一传输栅极结构和所述第二传输栅极结构电连接的字线；与所述第二传输漏区电连接的第二位线；所述分流区至少包括第一分流区或第二分流区，所述衬底第一分流区具有第一分流结构，所述第一分流结构包括：第一分流输入部和第一分流输出部，所述第一分流输入部用于施加预设电位，所述第一分流输出部与所述接地部电连接；所述衬底第二分流区具有第二分流结构，所述第二分流结构包括：第二分流输入部和第二分流输出部，所述第二分流输入部用于施加所述预设电位，所述第二分流输出部与所述接地部电连接。10.如权利要求9所述的存储器结构，其特征在于，所述第一分流输入部与所述第一位线电连接；所述第二分流输入部与所述第二位线电连接。11.如权利要求9所述的存储器结构，其特征在于，还包括：连接所述第一分流输入部的第三位线；连接所述第四输入部的第四位线。12.如权利要求9所述的存储器结构，其特征在于，所述存储区包括：第一下拉区和第二下拉区，所述存储结构包括：位于所述衬底第一下拉区的第一下拉晶体管，所述第一下拉晶体管包括：位于所述第一下拉区衬底上的第一下拉栅极结构；分别位于所述第一下拉栅极结构两侧衬底中的第一下拉源区和第一下拉漏区，所述第一连接部包括所述第一下拉漏区，所述接地部包括：所述第一下拉源区；位于所述衬底第二下拉区的第二下拉晶体管，所述第二下拉晶体管包括：位于所述第二下拉区衬底上的第二下拉栅极结构，所述第二下拉栅极结构与所述第一下拉漏区电连接；分别位于所述第二下拉栅极结构两侧衬底中的第二下拉源区和第二下拉漏区，所述第二下拉漏区与所述第一下拉栅极结构电连接，且所述第二连接部包括所述第二下拉漏区，所述接地部包括所述第二下拉源区。13.如权利要求12所述的存储器结构，其特征在于，所述第一下拉晶体管具有第一沟道宽度，所述第一传输晶体管具有第二沟道宽度，所述第二下拉晶体管具有第三沟道宽度，所述第二传输晶体管具有第四沟道宽度；所述第四沟道宽度小于所述第三沟道宽度；或者所述第二沟道宽度小于所述第一沟道宽度；或者所述第二沟道宽度小于所述第一沟道宽度，且所述第四沟道宽度小于所述第三沟道宽度。14.如权利要求12所述的存储器结构，其特征在于，所述第一传输区衬底包括第一传输鳍部，所述第一传输栅极结构横跨所述第一传输鳍部，且所述第一传输栅极结构位于所述第一传输鳍部部分侧壁和顶部表面，所述第一传输源区和第一传输漏区分别位于所述第一传输栅极结构两侧的第一传输鳍部中；所述第二传输区衬底包括第二传输鳍部，所述第二传输栅极结构横跨所述第二传输鳍部，且所述第二传输栅极结构位于所述第二传输鳍部部分侧壁和顶部表面，所述第二传输源区和第二传输漏区分别位于所述第二传输栅极结构两侧的第二传输鳍部中；所述第一下拉区衬底包括第一下拉鳍部，所述第一下拉栅极结构横跨所述第一下拉鳍部，且所述第一下拉栅极结构位于所述第一下拉鳍部部分侧壁和顶部表面，所述第一下拉源区和所述第一下拉漏区分别...

【专利技术属性】
技术研发人员：王楠，
申请(专利权)人：中芯国际集成电路制造上海有限公司，中芯国际集成电路制造北京有限公司，
类型：发明
国别省市：上海,31