堆叠状半导体结构制造技术

一种堆叠状半导体结构具有：N个相互串联连接的半导体二极管，每个半导体二极管具有一个p‑n结，在各两个彼此相继的半导体二极管之间构造隧道二极管，半导体二极管和隧道二极管一起单片式地集成并且共同形成具有上侧和下侧的堆叠，半导体二极管的数目N大于等于2，在以光照射堆叠的情况下堆叠在300K的情况下具有大于2V的源电压，以及在从第一堆叠的上侧朝堆叠的下侧，半导体二极管的p型和n型吸收层的总厚度从最上面的二极管朝最下面的二极管增加，半导体二极管具有相同的带隙，堆叠构造在衬底上，在堆叠的下侧附近构造有环绕的、凸肩状的主级，主级具有出口面，堆叠借助下侧布置在衬底上，衬底包括半导体材料。

【技术实现步骤摘要】
堆叠状半导体结构
本专利技术涉及一种堆叠状半导体结构。
技术介绍
由US4127862已知由III-V材料制成的堆叠状半导体结构。
技术实现思路
在此背景下，本专利技术的任务在于，说明一种设备，所述设备扩展现有技术。所述任务通过具有权利要求1的特征的可缩放的电压源解决。本专利技术的有利的构型是从属权利要求的主题。根据本专利技术的主题，提供一种堆叠状半导体结构，所述半导体结构具有N个相互串联连接的半导体二极管。每个半导体二极管具有一个p-n结和一个p型掺杂的吸收层和一个n型吸收层，其中，所述n型吸收层由具有比n型吸收层的带隙更大的带隙的n型掺杂的钝化层钝化。半导体二极管的每个p型吸收层由具有比p型吸收层的带隙更大的带隙的p型掺杂的钝化层钝化。在各两个彼此相继的半导体二极管之间构造有一个隧道二极管，其中，所述隧道二极管具有多个半导体层，所述多个半导体层具有比p/n型吸收层的带隙更高的带隙，所述具有更高的带隙的半导体层分别由具有改变的化学计量的和/或不同于半导体二极管的p/n型吸收层的另外的元素组分的材料制成。半导体二极管和隧道二极管一起单片式地集成并且共同形成具有上侧和下侧的堆叠。半导体二极管的数目N大于等于2。在借助光照射堆叠的情况下，该堆叠在300K的情况下具有大于2V的源电压。光在上侧处射到堆叠上的表面上。在堆叠上侧处的被照射的表面的尺寸基本上相应于该堆叠的在该堆叠上侧处的面的尺寸。在从第一堆叠的上侧出发朝该堆叠的下侧的光入射方向上，半导体二极管的p型和n型吸收层的总厚度从最上面的二极管朝最下面的二极管增加。这些半导体二极管具有相同的带隙或者具有在带隙方面的小于0.1eV的差别。堆叠的总厚度小于20μm。该堆叠布置在衬底上。在该堆叠的下侧附近构造有环绕的、凸肩状的主级。该主级具有出口面。该主级的棱边距离该堆叠的直接邻接的侧面最少5μm，最大500μm。半导体层的侧面借助蚀刻工艺来构造并且具有在0.002μm和0.2μm之间的平均粗糙度值(Mittenrauwert)Ra。借助下侧布置在衬底上的堆叠和该衬底分别包括半导体材料或者分别由半导体材料制成。应注意，与在堆叠上侧处的照射面和第一堆叠的在该上侧处的面的尺寸比较相关联地，借助表述“基本上相应于”理解为：在面方面的差别尤其小于20％或者优选小于10％或者优选小于5％或者最优选这两个面相同。换言之，在堆叠上侧上的未被照射的面比第一堆叠的在该上侧处的面的尺寸小20％或者优选小10％或者优选小5％。也应注意，借助表述用于照射堆叠上侧的“光”理解为以下光：所述光具有在吸收层的吸收范围内的波长的谱。不言而喻，单色光例如也通过借助作为照射源的发光二极管或激光二极管的照射而适合，所述照射源具有确定的、也即吸收波长，即在吸收层的吸收范围内的波长。不言而喻，优选第一堆叠的整个上侧、也即整个表面或者几乎整个表面借助确定的波长的光来照射。应注意，深入的研究以惊人的方式表明，不同于现有技术，借助本单片式的堆叠式方案产生高于2V的源电压。根据本专利技术的设备的一个优点是，通过环绕的级的蚀刻和构造，可以可靠地并且成本有利地分离半导体结构。在蚀刻工艺之后才实施割锯工艺，用于割断衬底。堆叠的侧面绝不由于割锯工艺而被覆盖。换言之，在使用掩膜步骤的情况下构造环绕的沟槽以及构造堆叠之后，借助割锯分离堆叠。减小或完全避免了电特性的通过各个结构的相互割锯开而引起的负面影响。所述蚀刻不仅可以通过湿化学的方式而且可以借助RIE工艺、也即干式蚀刻工艺或者借助组合来实施。显而易见，蚀刻工艺具有尽可能高的各向异性，也即垂直于堆叠的表面的蚀刻率显著大于沿该表面方向的蚀刻率。显著大于在此理解为，至少因子2，优选至少因子10，并且最优选至少因子100。优选地，蚀刻在衬底中或者在衬底上终止。另一个优点是，与到目前为止的借助硅二极管的横向布置相比，借助二极管的堆叠状布置产生大的面积节省。尤其仅仅堆叠的显著更小的接收面必须被照射。在一种扩展方案中，在衬底和堆叠的下侧之间布置有中间层，以便实现在堆叠的下侧和衬底的上侧之间的单片式复合。该中间层包括晶核形成层和/或缓冲层。在另一种扩展方案中，主级的出口面构造在衬底的上侧处或者衬底中或者中间层的上侧上或者中间层中。在一种实施方式中，堆叠的侧面的法线与出口面的法线相比位于75°和115°之间的角范围中或者位于95°和105°之间的角范围之间。换言之，堆叠的侧面或者恰恰垂直于出口面，也即与出口面成90°或者在±15°或±5°的角范围内倾斜。在另一个扩展方案中，出口面平坦地构造和/或出口面环绕地具有小于因子4的深度差别或者在深度方面不具有差别。换言之，只要主级的出口面在深度方面不具有差别，则外棱边环绕地距离堆叠的侧面同样远。在一种实施方式中，在堆叠的侧面处在两个直接彼此相继的半导体层之间构造有次级，该次级具有小于5μm的级深度。优选地，该次级的深度小于1μm或者小于0.2μm。显而易见，次级的深度越低，侧面越平整地构造并且也可以越简单和越可靠地被钝化。最优选地，次级的最小深度多于0.01μm。在一种扩展方案中，各个部分电压源的部分源电压相互偏差小于10％。由此可以使用半导体结构作为可缩放的电压源。显而易见，术语“可缩放性”涉及整个堆叠的源电压的高度。在另一种扩展方案中，半导体二极管分别具有相同的半导体材料，其中，在此，二极管的半导体材料具有相同的结晶组分并且优选化学计量几乎相同或者优选恰恰相同。在另一种实施方式中，半导体二极管由与衬底相同的材料制成。一个优点是，那么尤其这两个部分的膨胀系数相同。有利的是，半导体二极管基本上由III-V材料制成。尤其优选的是，使用GaAs。在一种实施方式中，半导体材料和/或衬底由III-V材料制成。尤其也优选的是，衬底包括锗或砷化镓，和/或，半导体层在衬底上具有砷和/或磷。换言之，半导体层包括含As层和含P层，也即，由GaAs或AlGaAs或InGaAs制成的层作为用于砷化物层的示例，和InGaP作为用于磷化物层的示例。此外，优选的是，第一堆叠具有小于4mm2或小于1mm2的基面。研究已经表明，有利的是，四角形地或圆形地、尤其圆形地构造该基面。优选地，该堆叠的基面方形地构造或者构造为圆或者椭圆。在一种优选的实施方式中，在第一堆叠的上侧上，第一连接接触部构造为在边缘附近的环绕的金属接触部或者构造为在边缘处的单个接触面。优选的是，在第一堆叠的下侧上构造第二连接接触部并且尤其，第二连接接触部面式地构造或者优选构造在衬底的整个下侧处。此外优选的是，在堆叠的最下面的半导体二极管之下构造有半导体镜。附图说明下面参考附图详细阐述本专利技术。在此，类似的部分以相同的附图标记标出。所示实施方式是强烈示意性的，也即间距和横向延展和垂直延展是不按比例的并且具有也不可导出的相互间的几何关系。在其中示出：图1示出根据本专利技术的半导体结构HL的堆叠ST1的电技术等效电路图；图2示出半导体结构HL的横剖视图；图3示出半导体结构HL的透视图；图4a-e参考蚀刻深度示出用于形成环绕的级的蚀刻深度的详细横剖视图。具体实施方式图1的图形示出根据本专利技术的半导体结构HL的堆叠ST1的电技术等效电路图。半导体结构HL包括堆叠ST1，所述堆叠具有上侧和下侧，其具有N等于3个二极管。第一堆叠ST1具有由第一本文档来自技高网...

【技术保护点】
一种堆叠状半导体结构(HL)，所述半导体结构具有：N个相互串联连接的半导体二极管，其中，每个半导体二极管(D1，D2，D3，D4，D5)具有一个p‑n结，并且所述半导体二极管(D1，D2，D3，D4，D5)具有p型掺杂的吸收层，并且所述半导体二极管(D1，D2，D3，D4，D5)具有n型吸收层，其中，所述n型吸收层由具有比所述n型吸收层的带隙更大的带隙的n型掺杂的钝化层钝化，其中，所述半导体二极管的p型吸收层由具有比所述p型吸收层的带隙更大的带隙的p型掺杂的钝化层钝化，以及在各两个彼此相继的半导体二极管(D1，D2，D3，D4，D5)之间构造有一个隧道二极管(T1，T2；T3，T4)，其中，所述隧道二极管(T1，T2；T3，T4)具有多个半导体层，所述多个半导体层具有比p/n型吸收层的带隙更高的带隙，所述具有更高的带隙的半导体层分别由具有改变的化学计量的和/或不同于所述半导体二极管(D1，D2，D3，D4，D5)的p/n型吸收层的另外的元素组分的材料制成，以及所述半导体二极管(D1，D2，D3，D4，D5)和所述隧道二极管(T1，T2；T3，T4)一起单片式地集成并且共同形成具有上侧和下侧的堆叠(ST1)，并且所述半导体二极管(D1，D2，D3，D4，D5)的数目N大于等于2，以及在以光(L)照射所述堆叠(ST1)的情况下，所述堆叠(ST1)在300K的情况下具有大于2V的源电压(VQ)，其中，所述光(L)在所述上侧处射到所述堆叠(ST1)上的表面(OB)上,其特征在于，在所述堆叠上侧处的被照射的表面的尺寸基本上相应于所述堆叠(ST1)的在所述上侧处的面的尺寸，以及在从所述第一堆叠(ST1)的上侧朝所述堆叠(ST1)的下侧的光入射方向上，半导体二极管的p型和n型吸收层的总厚度从最上面的二极管(D1)朝最下面的二极管(D3‑D5)增加，以及所述半导体二极管(D1，D2，D3，D4，D5)具有相同的带隙或者具有在带隙方面的小于0.1eV的差别，以及所述堆叠(ST1)具有小于20μm的总厚度并且构造在衬底(SUB)上，以及在所述堆叠(ST1)的下侧附近构造有环绕的、凸肩状的主级，所述主级具有出口面(AUF)，其中，所述主级(STU)的棱边距离所述堆叠(ST1)的直接邻接的侧面最少5μm，最大500μm，以及构成所述堆叠(ST1)的半导体层的侧面借助蚀刻工艺来构造并且具有在0.002μm和0.2μm之间的平均粗糙度值Ra，并且所述堆叠(ST1)借助所述下侧布置在衬底(SUB)上，并且所述衬底(SUB)包括半导体材料。...

【技术特征摘要】
2016.11.18 DE 102016013749.51.一种堆叠状半导体结构(HL)，所述半导体结构具有：N个相互串联连接的半导体二极管，其中，每个半导体二极管(D1，D2，D3，D4，D5)具有一个p-n结，并且所述半导体二极管(D1，D2，D3，D4，D5)具有p型掺杂的吸收层，并且所述半导体二极管(D1，D2，D3，D4，D5)具有n型吸收层，其中，所述n型吸收层由具有比所述n型吸收层的带隙更大的带隙的n型掺杂的钝化层钝化，其中，所述半导体二极管的p型吸收层由具有比所述p型吸收层的带隙更大的带隙的p型掺杂的钝化层钝化，以及在各两个彼此相继的半导体二极管(D1，D2，D3，D4，D5)之间构造有一个隧道二极管(T1，T2；T3，T4)，其中，所述隧道二极管(T1，T2；T3，T4)具有多个半导体层，所述多个半导体层具有比p/n型吸收层的带隙更高的带隙，所述具有更高的带隙的半导体层分别由具有改变的化学计量的和/或不同于所述半导体二极管(D1，D2，D3，D4，D5)的p/n型吸收层的另外的元素组分的材料制成，以及所述半导体二极管(D1，D2，D3，D4，D5)和所述隧道二极管(T1，T2；T3，T4)一起单片式地集成并且共同形成具有上侧和下侧的堆叠(ST1)，并且所述半导体二极管(D1，D2，D3，D4，D5)的数目N大于等于2，以及在以光(L)照射所述堆叠(ST1)的情况下，所述堆叠(ST1)在300K的情况下具有大于2V的源电压(VQ)，其中，所述光(L)在所述上侧处射到所述堆叠(ST1)上的表面(OB)上,其特征在于，在所述堆叠上侧处的被照射的表面的尺寸基本上相应于所述堆叠(ST1)的在所述上侧处的面的尺寸，以及在从所述第一堆叠(ST1)的上侧朝所述堆叠(ST1)的下侧的光入射方向上，半导体二极管的p型和n型吸收层的总厚度从最上面的二极管(D1)朝最下面的二极管(D3-D5)增加，以及所述半导体二极管(D1，D2，D3，D4，D5)具有相同的带隙或者具有在带隙方面的小于0.1eV的差别，以及所述堆叠(ST1)具有小于20μm的总厚度并且构造在衬底(SUB)上，以及在所述堆叠(ST1)的下侧附近构造有环绕的、凸肩状的主级，所述主级具有出口面(AUF)，其中，所述主级(STU)的棱边距离所述堆叠(ST1)的直接邻接的侧面最少5μm，最大500μm，以及构成所述堆叠(ST1)的半导体层的侧面借助蚀刻工艺来构造并且具有在0.002μm和0.2μm之间的平均粗糙度值Ra，并且所述堆叠(ST1)借助所述下侧布置在衬底(SUB)上，并且所述衬底(SUB)包括半导体材料。2.根...

【专利技术属性】
技术研发人员：D·富尔曼，W·古特，V·科伦科，
申请(专利权)人：阿聚尔斯佩西太阳能有限责任公司，
类型：发明
国别省市：德国,DE