半导体结构及其制造方法技术

技术编号:18052281 阅读:26 留言:0更新日期:2018-05-26 09:27
一种半导体结构及其制造方法,方法包括:提供具有底层互连结构的基底;在基底和底层互连结构上形成刻蚀停止层;在刻蚀停止层上形成介电层;在介电层上形成硬掩膜层;形成覆盖硬掩膜层的通孔图形层;以通孔图形层为掩膜刻蚀部分厚度介电层形成初始通孔;去除通孔图形层;以硬掩膜层为掩膜刻蚀介电层形成初始沟槽,且刻蚀过程使初始通孔露出刻蚀停止层,初始通孔和初始沟槽构成初始开口;去除硬掩膜层后去除初始开口露出的刻蚀停止层,形成露出底层互连结构的开口;向开口内填充导电材料。本发明专利技术去除硬掩膜层后去除刻蚀停止层,去除刻蚀停止层的过程使开口顶部尺寸增大,从而提高导电材料的填充能力,且避免对所述底层互连结构造成损耗。

【技术实现步骤摘要】
半导体结构及其制造方法
本专利技术涉及半导体领域,尤其涉及一种半导体结构及其制造方法。
技术介绍
随着集成电路制造技术的不断发展,人们对集成电路的集成度和性能的要求变得越来越高。为了提高集成度,降低成本,元器件的关键尺寸不断变小,集成电路内部的电路密度越来越大,这种发展使得晶圆表面无法提供足够的面积来制作所需要的互连线。为了满足关键尺寸缩小过后的互连线所需,目前不同金属层或者金属层与衬底的导通是通过互连结构实现的。随着技术节点的推进,互连结构的尺寸也变得越来越小;相应的,形成互连结构的工艺难度也越来越大,而互连结构的形成质量对后段(BackEndOfLine,BEOL)电路的性能影响很大,严重时会影响半导体器件的正常工作。但是,现有技术形成的互连结构质量有待提高。
技术实现思路
本专利技术解决的问题是提供一种半导体结构及其制造方法,提高互连结构的质量,从而提高所形成半导体器件的电学性能和可靠性性能。为解决上述问题,本专利技术提供一种半导体结构的制造方法,包括:提供基底,所述基底中形成有底层互连结构;在所述基底和底层互连结构上形成刻蚀停止层;在所述刻蚀停止层上形成介电层;在所述介电层上形成硬掩膜层,所述硬掩膜层内具有沟槽图形开口,所述沟槽图形开口的延伸方向为第一方向,与所述第一方向相垂直的为第二方向;形成覆盖所述硬掩膜层的通孔图形层,所述通孔图形层内具有通孔图形开口;其中,所述通孔图形开口位于所述沟槽图形开口上方,且在第二方向上,所述通孔图形开口的尺寸大于所述沟槽图形开口的尺寸;以所述通孔图形层为掩膜,刻蚀部分厚度的所述介电层,在所述介电层内形成初始通孔;去除所述通孔图形层;去除所述通孔图形层后,以所述硬掩膜层为掩膜,刻蚀所述介电层形成初始沟槽,且所述刻蚀过程使所述初始通孔露出所述刻蚀停止层,所述初始通孔和所述初始沟槽构成初始开口;其中,所述初始沟槽底部和初始通孔顶部相连通;去除所述硬掩膜层;去除所述硬掩膜层后,去除所述初始开口露出的刻蚀停止层,形成露出所述底层互连结构的开口;向所述开口内填充导电材料,以形成互连结构。相应的,本专利技术还提供一种半导体结构,包括:基底,所述基底中具有底层互连结构;底部阻挡层,位于所述基底和底层互连结构上;刻蚀停止层,位于所述底部阻挡层上;介电层,位于所述刻蚀停止层上;导电材料,贯穿所述介电层、刻蚀停止层和底部阻挡层,且与所述底层互连结构电连接;其中,所述导电材料、介电层、刻蚀停止层和底部阻挡层用于构成互连结构。与现有技术相比,本专利技术的技术方案具有以下优点:本专利技术在基底上形成刻蚀停止层;在所述刻蚀停止层上形成介电层;在所述介电层上形成硬掩膜层;后续以所述硬掩膜层为掩膜刻蚀所述介电层以形成初始开口后,去除所述硬掩膜层;去除所述硬掩膜层后,去除所述初始开口露出的刻蚀停止层。一方面,采用在去除所述硬掩膜层后去除初始开口露出的刻蚀停止层的方案,由于所述初始开口暴露在刻蚀环境中,因此去除所述刻蚀停止层的过程中还刻蚀所述初始开口顶部的介电层,从而使所述初始开口的顶部尺寸增大,进而有利于提高后续导电材料的填充能力;另一方面,在露出所述底层互连结构之前,去除所述硬掩膜层,所述方案可以避免去除所述硬掩膜层的工艺对所述底层互连结构造成损耗;综合以上两个方面,本专利技术所述制造方法有利于提高互连结构的质量,进而提高所形成半导体器件的电学性能和可靠性性能。可选方案中,提供基底后,在所述基底和底层互连结构上形成刻蚀停止层之前,所述制造方法还包括:在所述基底和底层互连结构上形成底部阻挡层,所述底部阻挡层的材料为AlN或TiN;由于采用第一刻蚀工艺去除所述初始开口露出的刻蚀停止层的步骤中,所述第一刻蚀工艺对所述刻蚀停止层的刻蚀速率大于对所述底部阻挡层的刻蚀速率,因此所述底部阻挡层可以对所述底层互连结构起到保护作用,避免所述底层互连结构在去除所述刻蚀停止层的工艺过程中受到损耗。可选方案中,在所述底部阻挡层上形成所述刻蚀停止层后,在所述刻蚀停止层上形成介电层之前,所述制造方法还包括:在所述刻蚀停止层上形成顶部阻挡层,所述顶部阻挡层的材料为AlN或TiN;因此,后续形成初始开口的步骤中,在所述介电层中形成露出所述顶部阻挡层的初始开口,也就是说,形成初始开口的步骤中,以所述顶部阻挡层的顶部表面作为刻蚀停止位置;由于刻蚀所述介电层的工艺对所述顶部阻挡层材料的刻蚀速率更小,因此所述顶部阻挡层可以较好地起到刻蚀停止的作用,从而可以使各区域的初始开口均能露出所述顶部阻挡层,进而可以避免因各区域刻蚀速率不一致而引起的刻蚀过量或刻蚀不足的问题。本专利技术提供了一种半导体结构,所述半导体结构包括位于所述基底和底层互连结构上的底部阻挡层、以及位于所述底部阻挡层上的刻蚀停止层;由于在互连结构的形成过程中,需先去除所述刻蚀停止层以形成贯穿所述介电层、刻蚀停止层和底部阻挡层且露出所述底层互连结构的开口,而去除所述刻蚀停止层的工艺还会刻蚀所述介电层顶部的部分材料,从而使得所述开口的顶部尺寸增大,相应的,所述导电材料的填充能力较高;此外,所述底部阻挡层用于在去除所述刻蚀停止层时保护所述底层互连结构,避免所述底层互连结构受到刻蚀损伤;因此本专利技术所述半导体结构的互连结构具有较高的质量,从而使所述半导体结构的电学性能和可靠性性能得到提高。附图说明图1至图5是一种半导体结构的制造方法中各步骤对应的结构示意图;图6至图17是本专利技术半导体结构的制造方法一实施例中各步骤对应结构示意图。具体实施方式由
技术介绍
可知,现有技术形成的互连结构质量有待提高,结合一种半导体结构的制造方法分析其原因。参考图1至图5,示出了一种半导体结构的制造方法中各步骤对应的结构示意图。所述半导体结构的制造方法包括以下步骤:参考图1,提供基底100,所述基底100中形成有底层互连结构110,所述底层互连结构110包括底层刻蚀阻挡层111,位于所述底层刻蚀阻挡层111上的底层介电层112,以及位于所述底层介电层112内的底层金属层113。所述基底100包括第一区域I和第二区域II,后续步骤包括在所述基底100上形成介电层,在所述第一区域I介电层内形成露出所述底层互连结构110的开口,在所述第二区域II介电层内形成沟槽。参考图2,在所述基底100和底层互连结构110上形成介质层(未标示),所述介质层包括依次位于所述基底100上的刻蚀阻挡层120、介电层130、氧化层140及硬掩膜层150,所述硬掩膜层150内具有露出所述氧化层140的沟槽图形开口151,且所述沟槽图形开口151暴露出所述第一区域I和第二区域II的氧化层140;结合参考图3,图3为图2的俯视图,其中,所述沟槽图形开口151的延伸方向为第一方向(如图3中AA1方向所示),与所述第一方向相垂直的为第二方向(如图3中BB1方向所示)。参考图4,形成覆盖所述硬掩膜层150和氧化层140的填充层(图未示);在所述填充层上形成图形化的通孔图形层(图未示),所述通孔图形层内具有通孔图形开口(图未示),所述通孔图形开口位于所述第一区域I的沟槽图形开口151(如图2所示)上方,且在第二方向(如图3中BB1方向所示)上所述通孔图形开口的尺寸大于所述沟槽图形开口151的尺寸;以所述通孔图形层为掩膜,刻蚀所述第一区域I的填充层、氧化层140和部分厚度的所本文档来自技高网
...
半导体结构及其制造方法

【技术保护点】
一种半导体结构的制造方法,其特征在于,包括:提供基底,所述基底中形成有底层互连结构;在所述基底和底层互连结构上形成刻蚀停止层;在所述刻蚀停止层上形成介电层;在所述介电层上形成硬掩膜层,所述硬掩膜层内具有沟槽图形开口,所述沟槽图形开口的延伸方向为第一方向,与所述第一方向相垂直的为第二方向;形成覆盖所述硬掩膜层的通孔图形层,所述通孔图形层内具有通孔图形开口;其中,所述通孔图形开口位于所述沟槽图形开口上方,且在第二方向上,所述通孔图形开口的尺寸大于所述沟槽图形开口的尺寸;以所述通孔图形层为掩膜,刻蚀部分厚度的所述介电层,在所述介电层内形成初始通孔;去除所述通孔图形层;去除所述通孔图形层后,以所述硬掩膜层为掩膜,刻蚀所述介电层形成初始沟槽,且所述刻蚀过程使所述初始通孔露出所述刻蚀停止层,所述初始通孔和所述初始沟槽构成初始开口;其中,所述初始沟槽底部和初始通孔顶部相连通;去除所述硬掩膜层;去除所述硬掩膜层后,去除所述初始开口露出的刻蚀停止层,形成露出所述底层互连结构的开口;向所述开口内填充导电材料,以形成互连结构。

【技术特征摘要】
1.一种半导体结构的制造方法,其特征在于,包括:提供基底,所述基底中形成有底层互连结构;在所述基底和底层互连结构上形成刻蚀停止层;在所述刻蚀停止层上形成介电层;在所述介电层上形成硬掩膜层,所述硬掩膜层内具有沟槽图形开口,所述沟槽图形开口的延伸方向为第一方向,与所述第一方向相垂直的为第二方向;形成覆盖所述硬掩膜层的通孔图形层,所述通孔图形层内具有通孔图形开口;其中,所述通孔图形开口位于所述沟槽图形开口上方,且在第二方向上,所述通孔图形开口的尺寸大于所述沟槽图形开口的尺寸;以所述通孔图形层为掩膜,刻蚀部分厚度的所述介电层,在所述介电层内形成初始通孔;去除所述通孔图形层;去除所述通孔图形层后,以所述硬掩膜层为掩膜,刻蚀所述介电层形成初始沟槽,且所述刻蚀过程使所述初始通孔露出所述刻蚀停止层,所述初始通孔和所述初始沟槽构成初始开口;其中,所述初始沟槽底部和初始通孔顶部相连通;去除所述硬掩膜层;去除所述硬掩膜层后,去除所述初始开口露出的刻蚀停止层,形成露出所述底层互连结构的开口;向所述开口内填充导电材料,以形成互连结构。2.如权利要求1所述的半导体结构的制造方法,其特征在于,所述刻蚀停止层的材料为SiCN或SiCO。3.如权利要求1所述的半导体结构的制造方法,其特征在于,所述硬掩膜层的材料为TiN、Ti或CuN。4.如权利要求1所述的半导体结构的制造方法,其特征在于,提供基底后,在所述基底和底层互连结构上形成刻蚀停止层之前,所述制造方法还包括:在所述基底和底层互连结构上形成底部阻挡层;形成刻蚀停止层的步骤中,在所述底部阻挡层上形成所述刻蚀停止层。5.如权利要求4所述的半导体结构的制造方法,其特征在于,所述底部阻挡层的材料为AlN或TiN。6.如权利要求4所述的半导体结构的制造方法,其特征在于,形成露出所述底层互连结构的开口的步骤包括:采用第一刻蚀工艺,去除所述初始开口露出的刻蚀停止层,其中,所述第一刻蚀工艺对所述刻蚀停止层的刻蚀速率大于对所述底部阻挡层的刻蚀速率;所述第一刻蚀工艺后,采用第二刻蚀工艺,去除所述初始开口露出的底部阻挡层,形成贯穿所述介电层、刻蚀停止层以及底部阻挡层且露出所述底层互连结构的开口。7.如权利要求6所述的半导体结构的制造方法,其特征在于,所述第一刻蚀工艺为干法刻蚀工艺。8.如权利要求7所述的半导体结构的制造方法,其特征在于,所述干法刻蚀工艺为等离子干法刻蚀工艺;所述干法刻蚀工艺的参数包括:刻蚀气体为CF4、CHF3、NF3、CH2F2或C4F8,稀释气体为N2、O2、CO、...

【专利技术属性】
技术研发人员:周俊卿袁可方何其暘
申请(专利权)人:中芯国际集成电路制造上海有限公司中芯国际集成电路制造北京有限公司
类型:发明
国别省市:上海,31

网友询问留言 已有0条评论
  • 还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。

1