一种集成芯片制造技术

本实用新型专利技术公开了一种集成芯片，其特征在于，包括：基板，基板的第一表面设置有第一凹穴，第二表面设置有第二凹穴；第一芯片，第一芯片的上表面设置有贴装焊球，贴装焊球贴装于第一凹穴的底部，第一芯片通过贴装焊球与基板耦合；第二芯片，第二芯片的上表面设置有贴装焊球，贴装焊球贴装于第二凹穴的底部，第二芯片通过贴装焊球与基板耦合。该集成芯片不需要通过焊线耦合基板与芯片，从而，降低电流传输过程中的损失，减小信号延迟，提升该集成芯片的电学性能；同时，无焊线的集成芯片的封装难度较小。

【技术实现步骤摘要】
一种集成芯片
本技术涉及半导体封装
，尤其涉及到一种基于凹陷式基板系统级封装的集成芯片。
技术介绍
全球终端电子产品不断朝轻薄短小、多功能、低功耗发展的趋势下，能够整合上述特性的系统级封装(SystemInaPackage，SIP)技术逐渐受到重视。尤其，近几年在行动装置与穿戴装置等轻巧型产品兴起后，SIP需求日益显现。未来随着物联网时代即将来临，多功能整合与低功耗将是重要趋势，SIP也将在封装技术中扮演重要角色。现有技术中，公开号为CN102163590A的中国专利文献公开了一种基于埋置式基板实现三维立体高密度封装的多芯片模块结构，该结构的基板为上下表面均有凹陷腔体的H型结构，在这些尺寸不同的腔体结构中放置尺寸差异较大的不同种芯片并布线，从而形成埋置式三维封装结构；该结构中的多个芯片采用了传统的引线键合方式；此外，该结构中的大尺寸芯片埋置的凹陷腔体的深度与大尺寸芯片的厚度相当，小尺寸芯片埋置的凹陷腔体的深度远大于小尺寸芯片的厚度。但是，该基于埋置式基板实现三维立体高密度封装的多芯片模块结构的电学性能较差，同时，封装难度较大。因此，如何提高凹陷式基板的系统级封装结构的电学性能，减小封装难度成为亟待解决的问题。
技术实现思路
因此，本技术要解决的技术问题在于解决凹陷式基板的系统级封装结构的电学性能较差，封装难度较大的问题。为此，根据第一方面，本技术实施例提供了一种集成芯片，其特征在于，包括：基板，基板的第一表面设置有第一凹穴，第二表面设置有第二凹穴；第一芯片，第一芯片的上表面设置有贴装焊球，贴装焊球贴装于第一凹穴的底部，第一芯片通过贴装焊球与基板耦合；第二芯片，第二芯片的上表面设置有贴装焊球，贴装焊球贴装于第二凹穴的底部，第二芯片通过贴装焊球与基板耦合。可选地，集成芯片还包括：填充胶，填充胶设置于第一芯片和基板之间，以及第二芯片和基板之间，用于填充以下至少之一的间隙：第一芯片和基板之间的间隙、第二芯片与基板之间的间隙、第一芯片和贴装焊球之间的间隙、第二芯片和贴装焊球之间的间隙。可选地，填充胶为绝缘胶。可选地，集成芯片还包括：被动元件，被动元件通过锡膏贴装于基板的第一表面，并与基板耦合。可选地，被动元件与基板之间设置有填充胶，填充胶用于填充被动元件与基板之间的间隙。可选地，集成芯片还包括：塑封料，用于封装基板的第一表面、第一芯片和被动元件。可选地，第二凹穴为一个或者多个凹穴，对应贴装有一个或多个第二芯片。可选地，集成芯片还包括：焊球，焊球通过锡膏贴装于基板的第二表面上的焊盘上，并与基板耦合。本技术实施例提供的技术方案，具有如下优点：1、集成芯片中的第一芯片上表面设置有贴装焊球，贴装焊球贴装于第一凹穴的底部，第一芯片通过贴装焊球与基板耦合；第二芯片的上表面设置有贴装焊球，贴装焊球贴装于第二凹穴的底部，第二芯片通过贴装焊球与基板耦合，该集成芯片不需要通过焊线耦合基板与芯片，从而，能够降低电流传输过程中的损失，减小信号延迟，提升该集成芯片的电学性能；同时，无焊线的集成芯片的封装难度较小。2、在第一芯片和基板之间以及第二芯片与基板之间设置填充胶，用于填充第一芯片和基板之间的间隙、第二芯片与基板之间的间隙、第一芯片和贴装焊球之间的间隙以及第二芯片和贴装焊球之间的间隙中的至少之一的间隙，因而，可以减小基板、贴装焊球和第一芯片之间的应力失配，以及基板、贴装焊球和第二芯片之间的应力失配，增加该集成芯片的可靠性，同时，能够减少进行后续的封装中可能出现的问题。3、第二凹穴为一个或者多个凹穴，对应贴装有一个或多个第二芯片，因而，当凹陷式基板的系统级封装结构中需要进行封装的芯片数量较多时，可以适当的增加相应的凹穴的数量，将芯片封装于凹穴内，从而，进一步提高集成芯片的集成度，降低产品的厚度，减小产品的尺寸。附图说明为了更清楚地说明本技术具体实施方式或现有技术中的技术方案，下面将对具体实施方式或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图是本技术的一些实施方式，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。图1为本实施例公开的一种集成芯片的结构的平面示意图。附图标记说明：1-基板；2-贴装焊球；3-第一芯片；4-第二芯片；5-填充胶；6-被动元件；7-塑封料；8-焊球。具体实施方式下面将结合附图对本技术的技术方案进行清楚、完整地描述，显然，所描述的实施例是本技术一部分实施例，而不是全部的实施例。基于本技术中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本技术保护的范围。在本技术的描述中，需要说明的是，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性。实施例1本实施例公开了一种集成芯片，如图1所示，为本实施例公开的一种集成芯片的结构的平面示意图，包括：基板1，基板1的第一表面设置有第一凹穴，第二表面设置有第二凹穴；第一芯片3，第一芯片3的上表面设置有贴装焊球2，贴装焊球2贴装于第一凹穴的底部，第一芯片3通过贴装焊球2与基板1耦合；第二芯片4，第二芯片4的上表面设置有贴装焊球2，贴装焊球2贴装于第二凹穴的底部，第二芯片4通过贴装焊球2与基板1耦合。由于该集成芯片不需要通过焊线耦合基板1与芯片，因而，能够降低电流传输过程中的损失，减小信号延迟，提升该集成芯片的电学性能，此外，由于通过焊线进行耦合的集成芯片在进行封装的过程中，需要管控塑封材料以及封装时的烘烤温度等对焊线的影响，封装难度较大，因而，本实施例中的通过贴装焊球2实现耦合的集成芯片的封装难度较小。在本实施例中，第二凹穴为一个或者多个凹穴，对应贴装有一个或多个第二芯片4。在具体实施例中，第一凹穴的尺寸略大于第一芯片3的尺寸，第二凹穴的尺寸略大于第二芯片4的尺寸，具体地，第一芯片3为一个芯片，也可以为多个芯片；第二芯片4为一个芯片，也可以为多个芯片，此外，第一凹穴和第二凹穴的深度可以根据基板1的厚度、基板1中布线的多少以及集成芯片的整体厚度要求等具体场景确定，因而，能够在提高集成芯片的集成度，降低芯片厚度，减小芯片尺寸的同时，根据实际的场景需求兼顾集成芯片的电学性能。在本实施例中，第一芯片3的上表面是指第一芯片3的有源区面，第一芯片3的上表面设置有贴装焊球2是指在第一芯片3的有源区面上的焊盘引脚上设置贴装焊球2，具体地，可以采用溅射工艺设置贴装焊球2，当然，也可以采用电镀工艺或者光刻工艺进行设置；第二芯片4的上表面是指第二芯片4的有源区面，第二芯片4的上表面设置有贴装焊球2是指在第二芯片4的有源区面上的焊盘引脚上设置贴装焊球2，具体地，可以采用溅射工艺设置贴装焊球2，当然，也可以采用电镀工艺或者光刻工艺进行设置。在本实施例中，第一芯片3的上表面设置的贴装焊球2贴装于所述第一凹穴的底部，在具体实施例中，可以采用焊料焊接的方式进行贴装，当然，也可以采用热压焊接、热声焊接或者黏胶焊接的方式进行贴装，具体地，黏胶焊接方式中使用的粘胶剂为导电胶；第二芯片4的上表面设置的贴装焊球2装于所述第二凹穴的底部，在具体实施例中，可以采用焊料焊接的方式进行贴装，当然，也可以采用热压焊接、热声焊接或者黏胶焊接的方式进本文档来自技高网...

【技术保护点】
一种集成芯片，其特征在于，包括：基板(1)，所述基板(1)的第一表面设置有第一凹穴，第二表面设置有第二凹穴；第一芯片(3)，所述第一芯片(3)的上表面设置有贴装焊球(2)，所述贴装焊球(2)贴装于所述第一凹穴的底部，所述第一芯片(3)通过所述贴装焊球(2)与所述基板(1)耦合；第二芯片(4)，所述第二芯片(4)的上表面设置有贴装焊球(2)，所述贴装焊球(2)贴装于所述第二凹穴的底部，所述第二芯片(4)通过所述贴装焊球(2)与所述基板(1)耦合。

【技术特征摘要】
1.一种集成芯片，其特征在于，包括：基板(1)，所述基板(1)的第一表面设置有第一凹穴，第二表面设置有第二凹穴；第一芯片(3)，所述第一芯片(3)的上表面设置有贴装焊球(2)，所述贴装焊球(2)贴装于所述第一凹穴的底部，所述第一芯片(3)通过所述贴装焊球(2)与所述基板(1)耦合；第二芯片(4)，所述第二芯片(4)的上表面设置有贴装焊球(2)，所述贴装焊球(2)贴装于所述第二凹穴的底部，所述第二芯片(4)通过所述贴装焊球(2)与所述基板(1)耦合。2.根据权利要求1所述的集成芯片，其特征在于，还包括：填充胶(5)，所述填充胶(5)设置于所述第一芯片(3)和所述基板(1)之间，以及所述第二芯片(4)和所述基板(1)之间，用于填充以下至少之一的间隙：所述第一芯片(3)和所述基板(1)之间的间隙、所述第二芯片(4)与所述基板(1)之间的间隙、所述第一芯片(3)和所述贴装焊球(2)之间的间隙、所述第二芯片(4)和所述贴装焊球(2)...

【专利技术属性】
技术研发人员：王振杰，徐健，孙鹏，
申请(专利权)人：华进半导体封装先导技术研发中心有限公司，
类型：新型
国别省市：江苏,32