测试电路制造技术

一种测试电路(19)，包括用于测量时间间隔的电荷保持电路级(1)，电荷保持电路级设置有：存储电容器(2)，连接在第一偏置端子(3a)与浮置节点(4)之间；以及放电元件(6)，连接在浮置节点(4)与参考端子(7)之间，用于通过穿过对应的电介质的泄漏对存储在存储电容器中的电荷放电。测试电路设想：偏置级(24)，用于将浮置节点偏置处于读取电压(VL)；检测级(30，32)，用于检测读取电压的偏置值(VL(t0))；以及积分器级(20)，具有耦合至浮置节点的测试电容器(28)，用于实现对放电元件中的放电电流(iL)与保持恒定处于偏置值的读取电压的积分运算，以及确定根据积分运算变化的放电元件的有效电阻值(RL')。

【技术实现步骤摘要】
测试电路
本技术涉及长时间常数(LTC)电路级的测试电路。
技术介绍
存在有其中在电子器件中要求等待预设时间的若干应用，该预设时间可能甚至具有长的持续时间(数分钟或数小时)。可能进一步要求该等待时间在电子器件处于关断、去激活或阻断状态时也被测量。例如，在用于安全微控制器(所谓的安全MCU)的应用(例如用于信息的认证、通信或安全存储的操作)中，如果检测到目的是窃取敏感信息的攻击，则在其中使用了安全微控制器的电子器件被设置处于禁用状态。典型地，在重复攻击的情况下，电子器件被设置处于限制性的禁用状态以用于保护敏感信息。然而，该防御行为势必造成随后的用户操作电子器件的不可能性。因此优选将电子器件设置处于阻断状态足够长的时间(数分钟或数小时)以用于防止攻击成功(如果攻击之后必需要等待很长一段时间来解锁相同电子器件则难以侵犯该器件)，同时保存用户继续操作该器件的可能性。为此目的，使用长时间常数电路级(以下称作“LTC级”)，其基本上由电荷保持电子电路构成，该电荷保持电子电路限定了用于对先前存储的带电电荷放电的极长RC时间常数(该时间常数确定了在恢复电子器件的功能性之前的等待时间间隔)。限定RC时间常数的电阻可以具有例如PΩ(1015Ω)的量级的值，以用于限定数分钟或甚至数小时的量级的放电时间。LTC级可以通过施加适当的偏置信号被进一步设置(编程)或复位(擦除)。例如在US2015/0043269A1中描述了一种LTC级。该LTC级被图示在图1中，其中LTC级用1表示并且基本上是用于时间测量的电荷保持电子电路，其包括电容性电荷存储元件，在该电容性电荷存储元件中放电通过穿过相同电容性元件的电介质空间的缓慢泄漏过程而发生。特别地，LTC级1包括：存储电容器2，连接在第一偏置端子3a与浮置节点4之间，第一偏置端子3a在使用时被设置处于第一偏置电压V1；转移电容器5，连接在第二偏置端子3b与浮置节点4之间，第二偏置端子3b在使用时被设置处于第二偏置电压V2；和放电元件6，连接在相同浮置节点4与在使用时被设置处于参考电压的参考端子7或接地(gnd)之间。特别地，放电元件6由多个基本放电单元8形成，该多个基本放电单元在上述浮置节点4与上述参考端子7之间串联连接在一起，并且在它们之间限定多个中间节点Ni(其中，i是对应于基本放电单元8的数量减去一的整数)。如上述US2015/0043269A1中详细描述的，各基本放电单元8包括由第一电极和第二电极(由例如多晶硅制成)形成的电容性元件，布置在第一电极与第二电极之间的是薄电介质层，电荷的转移通过隧穿效应穿过该薄电介质层而发生。各个基本放电单元8之间的串联连接通过串联中的连续基本放电单元8的第一电极或第二电极之间的耦合来实施。浮置节点4通过电介质空间被保持与施加了电压的端子隔离、分开，并且未直接连接至在其中提供了LTC级1的半导体材料的衬底的任何非隔离区域。存储电容器2的电容C1(例如，包括在1pF与100pF之间)比转移电容器5的电容C2(例如，包括在0.01pF与50pF之间)高得多；此外，例如由氧化物-氮化物-氧化物(ONO)电介质制成的存储电容器2的电介质层的厚度(例如，包括在与之间)大于由隧穿氧化物制成的转移电容器5的相应厚度(例如，包括在与之间)。基本上，存储电容器2的功能是保持带电电荷的功能，而转移电容器5的功能是使得能够以完全与针对非易失性存储器的浮置栅极端子所发生的方式类似的方式、特别是通过隧穿效应实现在存储电容器2中的注入电荷或者从存储电容器2的提取电荷的功能。基本放电单元8中的每一个具有例如在对应的电介质层的厚度方面的如下特性，以致于具有穿过对应的电介质空间的随时间推移的不可忽略的电荷泄漏。此外，由各个基本放电单元8联合限定的放电元件6的总电阻极高，例如是TΩ或PΩ的量级。放电元件6的功能是将存储在存储电容器2中的电荷在足够长的时间间隔(数分钟或数小时的量级的)中以受控的方式放电。在使用时，可以在LTC级1中设想以下操作：针对存储电容器2中的电荷的初始化的编程操作(所谓的设置)，通过在第一和第二偏置端子3a、3b之间施加高电势差(例如正的高电势差)以用于随之发生的穿过转移电容器5对带电电荷的注入而进行；例如，高正电压+HV(例如经由电荷泵级相对于逻辑供应电压被升压)施加在第一偏置端子3a上，并且高负电压–HV施加在第二偏置端子3b上；存储在存储电容器2中的电荷的复位或擦除的操作，通过在第一和第二偏置端子3a、3b之间施加高电势差(例如负的高电势差)以用于随之发生的穿过转移电容器5对电荷的提取而进行；例如，高负电压–HV施加在第一偏置端子3a上，并且高正电压+HV施加在第二偏置端子3b上；和存储电容器2中存在的残余电荷的读取的操作，通过在对存储电容器2中的电荷(在先前编程操作中存储的)放电期间检测浮置节点4上或中间节点Ni中的一个或多个中间节点上的电压而进行；该放电在第一和第二偏置端子3a、3b被设置处于接地的状态下穿过放电元件6而发生，放电时间常数RC是放电元件6的电阻与存储电容器2和转移电容器5(它们并联连接在一起并且与放电元件6并联)的总电阻的乘积。如图2中更详细地示出的，LTC级1的读取电路9包括作为比较器操作的运算放大器10(特别是运算跨导放大器—OTA)，该运算放大器具有：第一输入端子10a，例如负输入端子，连接至浮置节点4；第二输入端子10b，在示例中是正输入端子，其接收适当值的比较参考电压Vx；和输出10c，其供应输出电压Vout，该输出电压的值指示出存储电容器2中的残余电荷。特别地，如果浮置节点4上的读取电压VL与比较参考电压Vx具有给定关系(例如，低于或高于相同比较参考电压Vx)，则可以认为存储电容器2的放电步骤完成(例如，用于将由于检测到攻击尝试而先前已阻断的电子器件解锁的目的)。比较参考电压Vx的值因此被限定处于用于设置放电间隔的期望持续时间的设计级。同样地，如上述图1中示意性地示出的，可以提供连接至中间节点Ni中的一个或多个中间节点的进一步的比较器级(用10i表示)，以便检测相同中间节点Ni上的电压并将其与相应参考电压进行比较。本申请人认识到：先前描述的解决方案具有与放电间隔的持续时间的高分布宽度相关联的问题。特别地，在集成实施例中由半导体材料(例如，硅)制成的放电元件6的电阻的值可以具有可达到额定设计值的+/–40％的分布宽度。该变化性对放电RC时间常数的值并且同样地对放电间隔的持续时间具有不良影响。该问题被图示在图3中，其示出在对存储在存储元件2中的电荷放电期间浮置节点4上的读取电压VL(在示例中，具有相反符号)的曲线图；特别地，用虚线代表的是假设放电元件6的电阻具有额定设计值RL时的理想曲线图，而用实线代表的是由于过程分布宽度、由于相同电阻的有效值RL'而产生的实际曲线图。如图示出的，放电间隔的理想持续时间TS将与比较参考电压Vx的用Vx1表示的选定设计值相关联，而相同放电间隔的有效持续时间TS'明显不同，在示例中较短。同样地，为了获得放电间隔的理想持续时间TS，将要求使用具有在示例中低于设计值Vx1的值Vx2的比较参考电压Vx。基本上，LTC级1的实际性能不同于期望的设计性能，具有随之发生的在使用了LTC级1的本文档来自技高网...

【技术保护点】
一种测试电路(19)，其特征在于，包括用于测量时间间隔的电荷保持电路级(1)，所述电荷保持电路级设置有：存储电容器(2)，连接在第一偏置端子(3a)与浮置节点(4)之间；以及放电元件(6)，连接在所述浮置节点(4)与参考端子(7)之间，并且设计成实施通过穿过对应的电介质的泄漏对存储在所述存储电容器(2)中的电荷放电，其中所述测试电路(19)包括：偏置级(24)，配置成将所述浮置节点偏置处于读取电压(VL)；检测级(30，32)，配置成检测所述读取电压(VL)的所述偏置值(VL(t0))；以及积分器级，包括耦合至所述浮置节点(4)的测试电容器(28)，被配置成实施对所述放电元件(6)中的放电电流(iL)与保持恒定处于所述偏置值(VL(t0))的所述读取电压(VL)的积分运算，以及确定根据所述积分运算变化的所述放电元件(6)的有效电阻值RL'。

【技术特征摘要】
2016.06.29 IT 1020160000672661.一种测试电路(19)，其特征在于，包括用于测量时间间隔的电荷保持电路级(1)，所述电荷保持电路级设置有：存储电容器(2)，连接在第一偏置端子(3a)与浮置节点(4)之间；以及放电元件(6)，连接在所述浮置节点(4)与参考端子(7)之间，并且设计成实施通过穿过对应的电介质的泄漏对存储在所述存储电容器(2)中的电荷放电，其中所述测试电路(19)包括：偏置级(24)，配置成将所述浮置节点偏置处于读取电压(VL)；检测级(30，32)，配置成检测所述读取电压(VL)的所述偏置值(VL(t0))；以及积分器级，包括耦合至所述浮置节点(4)的测试电容器(28)，被配置成实施对所述放电元件(6)中的放电电流(iL)与保持恒定处于所述偏置值(VL(t0))的所述读取电压(VL)的积分运算，以及确定根据所述积分运算变化的所述放电元件(6)的有效电阻值RL'。2.根据权利要求1所述的测试电路，其特征在于，所述积分器级包括运算放大器(20)，所述运算放大器具有：第一输入端子(20a)，连接至所述浮置节点(4)并且设计成接收所述读取电压(VL)；第二输入端子(20b)，设计成接收比较参考电压(Vx)，所述比较参考电压的值Vx(t0)在所述积分运算期间被保持恒定处于所述偏置值(VL(t0))；以及输出端子(20c)，设计成在其上供应输出电压(Vout)；其中所述测试电容器(28)在所述积分运算期间被选择性地连接在所述第一输入端子(20a)与所述输出端子(20c)之间。3.根据权利要求2所述的测试电路，其特征在于，所述输出电压(Vout)在所述积分运算期间在测量时间间隔ΔT中具有电压变化ΔVout，并且所述有效电阻值RL'根据如下表达式是所述电压变化ΔVout、所述测量时间间隔ΔT、所述比较参考电压(Vx)的值Vx(t0)和所述测试电容器(28)的电容值CT的函数：4.根据权利要求2或3所述的测试电路，其特征在于，所述检测级包括：控制单元(30)；和参考变化级(32)，耦合至所述控制单元(30)并由所述控制单元(30)控制，以用于使供应至作为比较器操作的所述运算放大器(20)的所述第二输入端子(20b)的所述比较参考电压(Vx)的值迭代地变化；其中，在切换所述运算放大器(20)的所述输出电压(Vout)时，所述比较参考电压(Vx)的值Vx(t0)对应于所述偏置值(VL(t0))。5.根据权利要求4所述的测试电路，其特征在于，所述检测级进一步包括：非易失性存储器(31)，耦合至所述控制单元(30)并且设计成存储对应于所述偏置值(VL(t0))的所述比较参考电压(Vx)的值Vx(t0)。6.根据权利要求4所述的测试电路，其特征在于，所述参考变化级(32)包括：数模转换器DAC(32')，设计成根据阶梯斜坡模式以相继递增步长生成所述比较参考电压(Vx)的递增值。7.根据权利要求2-3中的任一项所述的测试电路，其特征在于，进一步包括：耦合开关元件(25)，其连接在所述第一偏置端子(3a)与内部节点(26)之间，并且由测试控制信号(ST)驱动；以及反馈开关元件(27)，其连接在所述内部节点(26)与所述运算放大器(20)的所述输出端子(20c)之间，并且由所述测试控制信号(ST)的取反版本驱动，其中所述测试电容器(28)连接在所述浮置节点(4)与所述内部节点(...

【专利技术属性】
技术研发人员：A·康特，E·卡斯塔尔多，R·A·比安基，F·拉罗萨，
申请(专利权)人：意法半导体克洛尔二公司，意法半导体鲁塞公司，意法半导体股份有限公司，
类型：新型
国别省市：法国,FR