全局快门成像像素和包括成像像素阵列的图像传感器制造技术

技术编号:17977883 阅读:29 留言:0更新日期:2018-05-16 18:26
本实用新型专利技术涉及全局快门成像像素和包括成像像素阵列的图像传感器。本实用新型专利技术提供了一种全局快门成像像素,所述全局快门成像像素可具有单个源极跟随器晶体管。所述源极跟随器晶体管可耦接到浮动扩散区和电荷存储区。为了在不于每个像素中包括第二源极跟随器晶体管的情况下从所述电荷存储区读出样本,可将所述样本转移到相邻像素的浮动扩散区。另选地,晶体管可被配置成将电荷从所述电荷存储区转移到所述相同像素的所述浮动扩散区,从而重复使用单个源极跟随器晶体管。这些类型的像素可用于相关双采样,其中重置电荷电平和积聚电荷电平两者都被采样。这些像素还可在全局快门模式下操作,在所述全局快门模式下,图像由每个像素同时捕获。

Global shutter imaging pixel and image sensor including imaging pixel array

The utility model relates to a global shutter imaging pixel and an image sensor including an imaging pixel array. The utility model provides a global shutter imaging pixel, and the global shutter imaging pixel can have a single source follower transistor. The source follower transistor can be coupled to the floating diffusion area and the charge storage area. In order to read out the sample from the charge storage area without the second source follower transistors in each pixel, the sample can be transferred to the floating diffusion area of the adjacent pixels. Alternatively, the transistor may be configured to transfer charge from the charge storage area to the floating diffusion area of the same pixel, thus repeating the use of a single source follower transistor. These types of pixels can be used for correlated double sampling, where both the reset charge level and the accumulated charge level are sampled. These pixels can also be operated in the global shutter mode. Under the global shutter mode, the images are captured simultaneously by each pixel.

【技术实现步骤摘要】
全局快门成像像素和包括成像像素阵列的图像传感器
本技术整体涉及成像系统,并且更具体地,涉及具有全局快门功能的互补金属氧化物半导体(CMOS)图像传感器。
技术介绍
现代电子设备(诸如蜂窝电话、相机和计算机)通常使用数字图像传感器。成像传感器(有时称为成像器)可由二维图像感测像素阵列形成。每个像素包括光敏层,所述光敏层接收入射光子(光)并将光子转变为电信号。有时,图像传感器被设计为使用联合图像专家组(JPEG)格式将图像提供给电子设备。图像传感器可使用全局快门方案或卷帘快门方案进行操作。在全局快门中,图像传感器中的每个像素均可同时捕获图像,而在卷帘快门中,每行像素可依次捕获图像。为了实施全局快门,图像传感器可包括耦接到每个像素中的浮动扩散区的一个或多个电荷存储区。有时使用两个源极跟随器晶体管来在常规成像像素中实施全局快门功能。然而,在每个成像像素中包括两个源极跟随器晶体管可能占用大量像素面积。因此希望为图像传感器提供改善的全局快门像素。
技术实现思路
本技术的一个目的在于提供改进的全局快门成像像素。本技术的另一个目的在于提供改进的包括成像像素阵列的图像传感器。根据本技术的一个方面,提供一种全局快门成像像素,所述全局快门成像像素包括:光电二极管;浮动扩散区;被配置成将电荷从所述光电二极管转移到所述浮动扩散区的转移晶体管;耦接到所述浮动扩散区的源极跟随器晶体管;耦接到所述源极跟随器晶体管的电荷存储区;和第一晶体管,其中所述第一晶体管被配置成将电荷从所述电荷存储区转移到所述浮动扩散区。在一个实施例中,所述全局快门成像像素还包括第二晶体管,其中所述第二晶体管耦接在所述源极跟随器晶体管与所述电荷存储区之间。在一个实施例中,所述全局快门成像像素还包括第三晶体管,其中所述第三晶体管耦接在所述源极跟随器晶体管与列线之间。在一个实施例中,所述全局快门成像像素还包括重置晶体管,其中所述重置晶体管耦接在所述浮动扩散区与偏压供电线路之间。在一个实施例中,所述电荷存储区包括第一存储电容器和第二存储电容器以及第四晶体管,所述第四晶体管耦接在所述第一存储电容器与所述第二存储电容器之间。在一个实施例中,所述电荷存储区包括耦接到第一节点的第一存储电容器和第二存储电容器,其中所述第一节点耦接到所述第二晶体管,其中所述第二存储电容器耦接在所述第一节点与第二节点之间,其中所述第二节点耦接到所述第一晶体管和校准晶体管,并且其中所述校准晶体管将所述第二节点耦接到附加偏压供电线路。在一个实施例中,所述电荷存储区包括从由存储电容器、存储二极管和存储栅极组成的组选择的至少一个部件。根据本技术的另一个方面,提供一种包括成像像素阵列的图像传感器,其中所述成像像素阵列中的每个成像像素包括:光电二极管;耦接到所述光电二极管的浮动扩散区;耦接到所述浮动扩散区的源极跟随器晶体管;耦接到所述源极跟随器晶体管的电荷存储区;和第一晶体管,其中所述第一晶体管被配置成将电荷从所述成像像素的所述电荷存储区转移到相邻成像像素的所述浮动扩散区。在一个实施例中,所述成像像素阵列中的每个成像像素进一步包括第二晶体管,其中所述第二晶体管耦接在所述源极跟随器晶体管与所述电荷存储区之间。在一个实施例中,所述成像像素阵列中的每个成像像素进一步包括:第三晶体管,其中所述第三晶体管耦接在所述光电二极管与所述浮动扩散区之间;第四晶体管,其中所述第四晶体管耦接在所述浮动扩散区与偏压供电线路之间;第五晶体管,其中所述第五晶体管耦接在所述电荷存储区与列线之间;和第六晶体管,其中所述第六晶体管耦接在所述光电二极管与附加偏压供电线路之间。附图说明图1为可包括根据本技术实施方案的图像传感器的例示性电子设备的示意图。图2为根据本技术实施方案的例示性像素阵列和相关读出电路的示意图,所述读出电路用于从像素阵列读出图像信号。图3为根据本技术实施方案的使用来自相邻像素的源极跟随器晶体管的例示性全局快门成像像素的示意图。图4为根据本技术实施方案的用于操作图3所示类型的全局快门成像像素的例示性步骤的示意图。图5为根据本技术实施方案的使用来自相邻像素的源极跟随器晶体管的例示性快门成像像素的示意图。图6为根据本技术实施方案的重复使用源极跟随器晶体管的例示性全局快门成像像素的示意图。图7为根据本技术实施方案的用于操作图6所示类型的全局快门成像像素的例示性步骤的示意图。图8为根据本技术实施方案的重复使用源极跟随器晶体管的例示性全局快门成像像素的示意图。具体实施方式本技术的实施方案涉及具有全局快门像素的图像传感器。图1中示出了可包括具有全局快门像素的图像传感器的例示性电子设备。电子设备10可以是数字照相机、计算机、蜂窝电话、医疗设备或其他电子设备。相机模块12(有时称为成像设备)可包括图像传感器16和一个或多个透镜14。在操作期间,透镜14将光聚焦到图像传感器16上。图像传感器16包括将光转换成数字数据的光敏元件(如,像素)。图像传感器可具有任何数量(如,数百、数千、数百万或更多)的像素。典型的图像传感器可(例如)具有数百万的像素(如,数兆像素)。例如,图像传感器16可包括偏置电路(例如,源极跟随器负载电路)、采样保持电路、相关双采样(CDS)电路、放大器电路、模拟-数字(ADC)转换器电路、数据输出电路、存储器(例如,缓冲电路)、寻址电路等。可将来自图像传感器16的静态图像数据和视频图像数据提供给处理电路18。处理电路18可用于执行图像处理功能,诸如自动聚焦功能、深度感测、数据格式化、调节白平衡和曝光、实现视频图像稳定、脸部检测等。处理电路18也可用于根据需要压缩原始相机图像文件(例如,压缩成联合图像专家组格式或简称JPEG格式)。在典型布置(有时称为片上系统(SOC)布置)中,图像传感器16和处理电路18在共用集成电路上实现。使用单个集成电路来实现图像传感器16和处理电路18可有助于降低成本。然而,这仅为例示性的。如果需要,图像传感器16和处理电路18可使用单独的集成电路来实现。如有需要,图像传感器16和处理电路18可使用叠层芯片布置来实现。处理电路18可包括微处理器、微控制器、数字信号处理器、专用集成电路或其他处理电路。如图2所示,图像传感器16可包括包含被布置成行和列的图像传感器像素22(有时在本文称为图像像素或像素)的像素阵列20以及控制和处理电路24(其可包括例如图像信号处理电路)。阵列20可包含例如几百或几千行和列图像传感器像素22。控制电路24可耦接到行控制电路26和图像读出电路28(有时称为列控制电路、读出电路、处理电路或列解码器电路)。行控制电路26可从控制电路24接收行地址,并且通过行控制路径30将对应的行控制信号,诸如重置控制信号、行选择控制信号、电荷转移控制信号、双转换增益控制信号和读出控制信号提供给像素22。可将一根或多根导线(例如,列线32)耦接到阵列20中的像素22的每一列。列线32可用于从像素22读出图像信号以及用于将偏置信号(例如,偏置电流或偏置电压)提供给像素22。如果需要,在像素读出操作期间,可使用行控制电路26选择阵列20中的像素行,并且可沿着列线32读出由该像素行中的图像像素22生成的图像信号。图像读出电路28可通过列线本文档来自技高网...
全局快门成像像素和包括成像像素阵列的图像传感器

【技术保护点】
一种全局快门成像像素,所述全局快门成像像素包括:光电二极管;浮动扩散区;被配置成将电荷从所述光电二极管转移到所述浮动扩散区的转移晶体管;耦接到所述浮动扩散区的源极跟随器晶体管;耦接到所述源极跟随器晶体管的电荷存储区;和第一晶体管,其中所述第一晶体管被配置成将电荷从所述电荷存储区转移到所述浮动扩散区。

【技术特征摘要】
2016.09.07 US 15/258,0631.一种全局快门成像像素,所述全局快门成像像素包括:光电二极管;浮动扩散区;被配置成将电荷从所述光电二极管转移到所述浮动扩散区的转移晶体管;耦接到所述浮动扩散区的源极跟随器晶体管;耦接到所述源极跟随器晶体管的电荷存储区;和第一晶体管,其中所述第一晶体管被配置成将电荷从所述电荷存储区转移到所述浮动扩散区。2.根据权利要求1所述的全局快门成像像素,所述全局快门成像像素还包括:第二晶体管,其中所述第二晶体管耦接在所述源极跟随器晶体管与所述电荷存储区之间。3.根据权利要求2所述的全局快门成像像素,所述全局快门成像像素还包括:第三晶体管,其中所述第三晶体管耦接在所述源极跟随器晶体管与列线之间。4.根据权利要求3所述的全局快门成像像素,所述全局快门成像像素还包括:重置晶体管,其中所述重置晶体管耦接在所述浮动扩散区与偏压供电线路之间。5.根据权利要求4所述的全局快门成像像素,其中所述电荷存储区包括第一存储电容器和第二存储电容器以及第四晶体管,其中所述第四晶体管耦接在所述第一存储电容器与所述第二存储电容器之间。6.根据权利要求4所述的全局快门成像像素,其中所述电荷存储区包括耦接到第一节点的第一存储电容器和第二存储电容器,其中所述第一节点耦接到所述第二...

【专利技术属性】
技术研发人员:T·戈伊茨T·库尔斯
申请(专利权)人:半导体元件工业有限责任公司
类型:新型
国别省市:美国,US

网友询问留言 已有0条评论
  • 还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。

1