数据处理装置以及虚拟货币挖矿机和计算机服务器制造方法及图纸

本发明专利技术公开了一种数据处理装置、以及应用该数据处理技术的一种虚拟货币挖矿机和一种计算机服务器。基于本发明专利技术，以串联方式实现内核电压分层供电的第一运算芯片和第二运算芯片布置在PCB的同侧表面并且具有不同的封装，因而可以允许PCB采用更少的布线层，并且可以利用不同封装中采用的信号通讯管脚的反向布置而避免信号线破坏金属箔的完整性或发生信号线之间的交叉。从而，内核供电无需额外的转换电源、以及减少PCB的布线层均有助于降低成本，避免信号线破坏金属箔的完整性或发生信号线之间的交叉则有助于提高可靠性，因而上述的实施例能够以同时兼顾成本和可靠性的方式实现PCB承载大量运算芯片。

【技术实现步骤摘要】
数据处理装置以及虚拟货币挖矿机和计算机服务器
本专利技术涉及PCB(PrintedCircuitBoard，印刷电路板)布线技术，特别涉及一种数据处理装置、以及应用该数据处理技术的一种虚拟货币挖矿机和一种计算机服务器。
技术介绍
各种电子设备中均需要配备具有高运算能力的数据处理装置，例如虚拟货币挖矿机中的运算板或者计算机服务器中的中央处理单元。数据处理装置的高运算能力依赖于大量的运算芯片，这些运算芯片通常需要承载于PCB而运行。然而，现有技术在以PCB承载大量的运算芯片时，难以同时兼顾到成本和可靠性。
技术实现思路
有鉴于此，在本专利技术的实施例中，提供了可同时兼顾成本和可靠性的一种数据处理装置、以及应用该数据处理技术的一种虚拟货币挖矿机和一种计算机服务器。在一个实施例中，一种数据处理装置包括PCB以及具有不同封装的第一运算芯片和第二运算芯片，其中：所述PCB具有第一电源端和第二电源端；所述PCB布设有多条金属箔，所述多条金属箔将所述第一电源端和所述第二电源端之间的电压分割为至少两个电压层，并且所述多条金属箔在所述PCB的第一表面划分形成电压逐层递减的至少两个供电区域；所述PCB布设有信号布线，所述信号布线在所述PCB的所述第一表面逐层往复环回衔接所述至少两个供电区域，并且所述信号布线中串联有层间降压的电平移位器；所述第一运算芯片和所述第二运算芯片在所述PCB的所述第一表面隔层交替布置在所述至少两个供电区域中；所述第一运算芯片和所述第二运算芯片的内核供电封装管脚同向布置，并且所述第一运算芯片和所述第二运算芯片的内核供电封装管脚通过所述多条金属箔逐层串联；所述第一运算芯片的信号通讯封装管脚相比于内核供电封装管脚的布置方向与所述第二运算芯片的信号通讯封装管脚相比于内核供电封装管脚的布置方向相反，并且所述第一运算芯片和所述第二运算芯片的信号通讯封装管脚通过所述信号布线逐层串联。可选地，所述第一运算芯片和所述第二运算芯片中封装的裸片相同，所述至少两个电压层为等幅电压层。可选地，所述信号布线中串联的电平移位器布置在所述信号布线跨层环回的弯折部分。可选地，所述第一运算芯片和所述第二运算芯片的隔层交替布置的同层芯片数量为一个。可选地，所述第一运算芯片和所述第二运算芯片的隔层交替布置的同层芯片数量为至少两个。可选地，所述第一运算芯片和所述第二运算芯片的内核供电封装管脚在层叠纵深方向上同向布置，所述第一运算芯片和所述第二运算芯片的信号通讯封装管脚的输入和输出在同层平展方向上分别位于内核供电封装管脚的两侧，并且所述第一运算芯片的信号通讯封装管脚的输入和输出在同层平展方向上的布置方向与所述第二运算芯片的信号通讯封装管脚的输入和输出在同层平展方向上的布置方向相反。可选地，所述第一运算芯片和所述第二运算芯片的信号通讯封装管脚的输入和输出均包含在内核供电封装管脚的对应侧沿层叠纵深方向排列的至少两个信号位，并且所述第一运算芯片在层叠纵深方向上的信号位排序方向与所述第二运算芯片在层叠纵深方向上的信号位排序方向相反。可选地，所述PCB的与所述第一表面相反的第二表面铺设有散热层。在另一个实施例中，一种虚拟货币挖矿机包括如上所述的数据处理装置。在另一个实施例中，一种计算机服务器包括如上所述的数据处理装置。基于以上的实施例，利用所述多条金属箔分割形成的至少两个电压层、以及所述第一运算芯片和所述第二运算芯片的内核供电封装管脚的逐层串联，无需额外的转换电源即可使所述第一运算芯片和所述第二运算芯片获得需要的内核供电电压；而且，所述第一运算芯片和所述第二运算芯片均布置在所述PCB的所述第一表面，可以允许PCB采用更少的布线层、甚至采用单层布线；另外，所述第一运算芯片和所述第二运算芯片采用信号通讯管脚反向布置的不同封装，可以在PCB单层布线时避免信号线破坏金属箔的完整性或发生信号线之间的交叉。如上可见，内核供电无需额外的转换电源、以及减少PCB的布线层均有助于降低成本，避免信号线破坏金属箔的完整性或发生信号线之间的交叉则有助于提高可靠性，因而上述的实施例能够以同时兼顾成本和可靠性的方式实现PCB承载大量运算芯片。附图说明图1为数据处理装置的电路原理示意图；图2为一个比较例中基于如图1所示电路原理的数据处理装置的结构示意图；图3为一个实施例中基于如图1所示电路原理的数据处理装置的结构示意图；图4为另一个实施例中基于如图1所示电路原理的数据处理装置的扩展结构示意图。具体实施方式为使本专利技术的目的、技术方案及优点更加清楚明白，以下参照附图并举实施例，对本专利技术进一步详细说明。对于包含大量运算芯片的数据处理装置，如何为这些运算芯片供电是首先要考虑的问题。运算芯片的供电涉及对内核电压(例如0.4～1.2V)的供电、以及对I/O电压(例如1.8V)的供电。传统的供电方式为每块运算芯片的内核电压和I/O电压分别配备一个对应的转换电源，由转换电源将供电电压(例如5～12V)转换为匹配内核电压和I/O电压的电压值。通常情况下，内核电压的电流大于I/O电压的电流，因此，为运算芯片的内核电压配备的转换电源可以选用适用较大电流的DC/DC(直流/直流)转换器，而为运算芯片的I/O电压配备的转换电源则可以选用适用较小电流的LDO(LowDropOutRegulator，低压差线性稳压器)。相比之下，为内核电压供电的转换电源的成本会高于为I/O电压供电的转换电源，若能够省去为内核电压供电的转换电源，则更有益于成本缩减。因此，下述的各实施例更关注于对运算芯片的内核电压的供电方式，而对运算芯片的I/O电压的供电则可以沿用传统方式。为了省去为内核电压供电的转换电源，可以考虑将PCB中的供电电压划分为满足运算芯片的内核电压的电压区间，并将运算芯片的内核电压串联在这些电压区间中。此时，供电电压可以看作是由这些电压区间逐层叠加而成，因而这些电压区间可以看作是电压层。请参见图1，数据处理装置10中具有第一电源端Vcc和第二电源端GND，第一电源端Vcc和第二电源端GND之间的供电电压可以被m+1个节点N1～Nm+1分割为电压递减的m个电压层V1～Vm，m为大于等于2的正整数。并且，每个电压层Vi中都串联运算芯片20的内核电压Vcore，i为大于等于1且小于等于m的正整数，从而实现对运算芯片20的内核电压Vcore分层供电。基于上述的原理，第一电源端Vcc和第二电源端GND之间的供电电压等于m个电压层的电压之和ΣVi，或者，第一电源端Vcc和第二电源端GND之间的供电电压也可以看作是等于m个运算芯片20的内核电压Vcore之和m×Vcore。在如图1所示的分层供电原理中，所有运算芯片20的内核电压Vcore可以是相等的，此时，m个电压层V1～Vm是等幅电压层，但这并不意味着上述分层供电排斥各层电压不同的情况。图1中并未示出运算芯片20的I/O电压，这可以理解为运算芯片20的供电则可以沿用传统方式，即，运算芯片20的I/O电压由对应的转换电源(例如LDO)供电。另外，仍参见图1，分处不同电压层的运算芯片20存在电位差ΔV，为支持运算芯片20的跨层通讯，可以在相邻电压层的运算芯片20之间串联用于对通讯信号实现层间降压的电平移位器30。层间通讯可以由主控芯片发起，该主控芯片可以通过网口或Wi-Fi(W本文档来自技高网...

【技术保护点】
一种数据处理装置，其特征在于，包括PCB以及具有不同封装的第一运算芯片和第二运算芯片，其中：所述PCB具有第一电源端和第二电源端；所述PCB布设有多条金属箔，所述多条金属箔将所述第一电源端和所述第二电源端之间的电压分割为至少两个电压层，并且所述多条金属箔在所述PCB的第一表面划分形成电压逐层递减的至少两个供电区域；所述PCB布设有信号布线，所述信号布线在所述PCB的所述第一表面逐层往复环回衔接所述至少两个供电区域，并且所述信号布线中串联有层间降压的电平移位器；所述第一运算芯片和所述第二运算芯片在所述PCB的所述第一表面隔层交替布置在所述至少两个供电区域中；所述第一运算芯片和所述第二运算芯片的内核供电封装管脚同向布置，并且所述第一运算芯片和所述第二运算芯片的内核供电封装管脚通过所述多条金属箔逐层串联；所述第一运算芯片的信号通讯封装管脚相比于内核供电封装管脚的布置方向与所述第二运算芯片的信号通讯封装管脚相比于内核供电封装管脚的布置方向相反，并且所述第一运算芯片和所述第二运算芯片的信号通讯封装管脚通过所述信号布线逐层串联。

【技术特征摘要】
1.一种数据处理装置，其特征在于，包括PCB以及具有不同封装的第一运算芯片和第二运算芯片，其中：所述PCB具有第一电源端和第二电源端；所述PCB布设有多条金属箔，所述多条金属箔将所述第一电源端和所述第二电源端之间的电压分割为至少两个电压层，并且所述多条金属箔在所述PCB的第一表面划分形成电压逐层递减的至少两个供电区域；所述PCB布设有信号布线，所述信号布线在所述PCB的所述第一表面逐层往复环回衔接所述至少两个供电区域，并且所述信号布线中串联有层间降压的电平移位器；所述第一运算芯片和所述第二运算芯片在所述PCB的所述第一表面隔层交替布置在所述至少两个供电区域中；所述第一运算芯片和所述第二运算芯片的内核供电封装管脚同向布置，并且所述第一运算芯片和所述第二运算芯片的内核供电封装管脚通过所述多条金属箔逐层串联；所述第一运算芯片的信号通讯封装管脚相比于内核供电封装管脚的布置方向与所述第二运算芯片的信号通讯封装管脚相比于内核供电封装管脚的布置方向相反，并且所述第一运算芯片和所述第二运算芯片的信号通讯封装管脚通过所述信号布线逐层串联。2.根据权利要求1所述的数据处理装置，其特征在于，所述第一运算芯片和所述第二运算芯片中封装的裸片相同，所述至少两个电压层为等幅电压层。3.根据权利要求1所述的数据处理装置，其特征在于，所述信号布线中串联的电平移位器布置在所述信号布线跨层环回的弯折部分。4....

【专利技术属性】
技术研发人员：刘子熹，杨作兴，郭海丰，巫跃凤，高阳，
申请(专利权)人：深圳比特微电子科技有限公司，
类型：发明
国别省市：广东,44