正交时钟发生装置和通信系统发送器制造方法及图纸

本发明专利技术提供了一种正交时钟信号发生装置和通信系统发送器。所述正交时钟发生装置与产生输入时钟信号和反向输入时钟信号的本地振荡器耦接，包括小数分频电路和正交信号发生电路。小数分频电路用于接收输入时钟信号和反向输入时钟信号，根据小数分频参数对输入时钟信号和反向输入时钟信号执行频率划分，产生分频时钟信号。正交信号发生电路与小数分频电路和本地振荡器耦接，接收输入时钟信号、反向输入时钟信号和分频时钟信号，以产生多个正交时钟信号。通过本发明专利技术可以产生具有正交相位的多个正交时钟信号，并且实现低功率消耗。

The transmitter of the orthogonal clock and the transmitter of the communication system

The invention provides an orthogonal clock signal generating device and a communication system transmitter. The orthogonal clock generator is coupled to a local oscillator that generates an input clock signal and a reverse input clock signal, including a decimal frequency division circuit and an orthogonal signal generator circuit. The decimal frequency division circuit is used to receive the input clock signal and the reverse input clock signal. The frequency division of the input clock signal and the reverse input clock signal is divided according to the decimal frequency division parameters, and the frequency division clock signal is generated. The quadrature signal generator circuit is coupled with a decimal frequency division circuit and a local oscillator, receiving an input clock signal, a reverse input clock signal, and a frequency division clock signal to produce a number of orthogonal clock signals. Through the invention, multiple orthogonal clock signals with orthogonal phase can be generated, and low power consumption can be realized.

【技术实现步骤摘要】
正交时钟发生装置和通信系统发送器
本专利技术涉及时钟信号发生器，特别是涉及一种正交时钟信号发生装置和通信系统发送器。
技术介绍
通常来说，传统的本地振荡器信号发生器通过采用振荡器产生时钟信号和反向时钟信号、使用相位发生器来产生具有不用相位的时钟信号、并最终使用相位选择电路来选择具有合适相位的时钟信号作为其输出信号，从而产生正交时钟信号。然而，所产生的具有不同相位的时钟信号对应很高的频率，这就需要电路元件在更高的频率工作并且不可避免地增加了功率消耗。此外，更容易引入信号延迟失配(delaymismatch)的问题。并且，传统本地振荡器信号发生器中的定时电路(timingcircuit)需要在特定的频率范围内工作，而当传统的相位选择电路用在角变化(cornervariation)时，要保证定时电路的功能十分困难。例如，如果此定时电路的工作率/频率未落在与0.75倍TCK至1倍TCK对应的频率范围时，定时电路的功能将极大地受到影响，其中TCK是指本地振荡器产生的时钟信号的周期。此外，另一种传统技术方案可采用校准机制来获取极好的杂散性能(spurperformance)，但是同样也有类似的问题，即功率消耗较高，且难以保证定时电路的功能。并且，此传统技术方案并不能产生和提供正交信号输出。另外，对于物联网(Internetofthings，IoT)应用，例如蓝牙系统，为了避免源自功率放大器的信号牵引(signalpulling)，需要设计或配置本地振荡器产生的输出信号的频率，使其不等于输入到本地混频器中的本地时钟信号的整数倍。然而，传统的具有小数分频器(fractionaldivider)的时钟信号发生器不可避免地要比传统的具有整数分频器的时钟信号发生器消耗更多的功率，而对于这些物联网应用，低功率消耗是必要的条件。
技术实现思路
因此，本专利技术提供了一种正交时钟信号发生装置和通信系统发送器，以此解决上述问题。本专利技术提供了一种正交时钟发生装置，与产生输入时钟信号和反向输入时钟信号的本地振荡器耦接，所述正交时钟发生装置包括小数分频电路和正交信号发生电路。其中小数分频电路用于接收所述输入时钟信号和所述反向输入时钟信号，并且根据小数分频参数对所述输入时钟信号和所述反向输入时钟信号执行频率划分，来产生分频时钟信号。正交信号发生电路与所述小数分频电路和所述本地振荡器耦接，用于接收所述输入时钟信号、所述反向输入时钟信号和所述分频时钟信号，以产生多个正交时钟信号。本专利技术还提供了一种通信系统发送器，包括如上所述的正交时钟发生装置、混频器、带通滤波器和功率放大器。其中混频器与所述正交时钟发生装置连接，用于根据所述多个正交时钟信号对基带信号执行上变频，以产生上变频信号；带通滤波器与所述混频器连接，用于对所述上变频信号执行带通滤波；以及功率放大器与所述带通滤波器连接，用于通过功率增益控制所述上变频信号的功率，从而通过所述通信系统发送器的天线电路将所述上变频信号发送至空中。本专利技术通过使用小数分频电路，根据小数分频参数来产生分频时钟信号，并使用正交信号发生电路，从而可以产生正交时钟信号。因此，本专利技术可以产生具有正交相位的多个正交时钟信号，并且实现低功率消耗。在阅读了在附图和附图中示出的优选实施例的以下详细描述之后，本领域技术人员无疑能够清楚了解本专利技术的目的。附图说明图1是根据本专利技术实施例的通信系统发送器的示意图。图2是如图1中所示的正交时钟发生装置的实施例的示意图。图3是示出了信号CK、CKB、S1、S2和FDCK波形的示例的示意图。图4是示出了如图2所示的双边沿触发电路的实施例以及信号CK、FDCK、SOUT1、SOUT2、SOUT3和SOUT4波形的例子的示意图。图5是如图2所示的分频器的实施例的电路图以及信号CK、CKB、S1和S2相应的波形。具体实施方式图1是根据本专利技术实施例的通信系统发送器100的示意图。发送器100包括本地振荡器(localoscillator)105、正交时钟发生(quadratureclockgenerating)装置110、混频器115、带通滤波器BPF120、功率放大器PA125以及天线电路130。本地振荡器105，例如电压控制振荡器(voltage-controlledoscillator，VCO)，用于产生输入时钟信号CK以及反向输入时钟信号CKB。正交时钟发生装置110与本地振荡器105连接，用于产生具有90°相位差的四个正交时钟信号SI、SQ、SIB和SQB。混频器115与正交时钟发生装置110连接，用于根据四个正交时钟信号SI、SQ、SIB和SQB对基带信号(数据信号)SBB执行上变频(up-conversion)，以产生上变频信号(up-convertedsignal)SUC。带通滤波器120与混频器115连接，用于对上变频信号SUC执行带通滤波。功率放大器125与带通滤波器120连接，用于使用功率增益值控制上变频信号SUC的功率，从而通过通信系统发送器100的天线电路130将上变频信号SUC发送到空中。需要注意，在一些特殊的应用中(例如，蓝牙系统)，发送器100的本地振荡器105产生的振荡频率可以是正交时钟发生装置110产生的四个正交时钟信号SI、SQ、SIB和SQB的非整数倍数，从而避免功率放大器125的反馈造成的频率牵引(frequencypulling)。此外，为了实现低功率消耗的性能要求，正交时钟发生装置110通过根据小数分频参数(fractionaldividingparameter)(例如，2.5)对振荡频率(例如，6GHz)进行频率划分，以此来产生下变频频率，例如2.4GHz，然后根据下变频频率产生具有正交相位的四个正交时钟信号SI、SQ、SIB和SQB，从而实现产生具有不同相位的四个时钟信号SI、SQ、SIB和SQB的过程。与传统方案相比，通信系统发送器100可避免产生频率牵引，实现低功率消耗，并且能产生四个正交时钟信号SI、SQ、SIB和SQB并向混频器115输出。如图1所示，在实际应用中，正交时钟发生装置110包括小数分频电路1101和正交信号发生电路1102。小数分频电路1101与本地振荡器105耦接，用于接收输入时钟信号CK和反向输入时钟信号CKB，并根据小数分频参数(例如，2.5)对输入时钟信号CK和反向输入时钟信号CKB执行频率划分，从而产生分频时钟信号(frequency-dividedclocksignal)FDCK，其中，分频时钟信号FDCK的频率(例如，2.4GHz)低于输入时钟信号CK的频率(例如，6GHz)。正交信号发生电路1102与小数分频电路1101以及本地振荡器105耦接，用于接收分频时钟信号FDCK、输入时钟信号CK以及反向输入时钟信号CKB，并且根据信号FDCK、CK和CKB产生四个正交时钟信号SI、SQ、SIB和SQB。正交信号发生电路1102根据输入时钟信号CK和反向输入时钟信号CKB，对分频时钟信号FDCK的相位延迟不同的相位偏移，来产生四个正交时钟信号SI、SQ、SIB和SQB。图2是如图1中所示的正交时钟发生装置110的实施例的示意图。小数分频电路1101(例如，小数分频参数为2.5的小数分频器)包括锁存电路1103、具有整数分本文档来自技高网...

【技术保护点】
一种正交时钟发生装置，与产生输入时钟信号和反向输入时钟信号的本地振荡器耦接，所述正交时钟发生装置包括：小数分频电路，用于接收所述输入时钟信号和所述反向输入时钟信号，并且根据小数分频参数对所述输入时钟信号和所述反向输入时钟信号执行频率划分，来产生分频时钟信号；以及正交信号发生电路，与所述小数分频电路和所述本地振荡器耦接，用于接收所述输入时钟信号、所述反向输入时钟信号和所述分频时钟信号，以产生多个正交时钟信号。

【技术特征摘要】
2016.10.31 US 62/414,828;2017.09.27 US 15/717,9191.一种正交时钟发生装置，与产生输入时钟信号和反向输入时钟信号的本地振荡器耦接，所述正交时钟发生装置包括：小数分频电路，用于接收所述输入时钟信号和所述反向输入时钟信号，并且根据小数分频参数对所述输入时钟信号和所述反向输入时钟信号执行频率划分，来产生分频时钟信号；以及正交信号发生电路，与所述小数分频电路和所述本地振荡器耦接，用于接收所述输入时钟信号、所述反向输入时钟信号和所述分频时钟信号，以产生多个正交时钟信号。2.如权利要求1所述的装置，其特征在于，所述正交信号发生电路用于：根据所述输入时钟信号和所述反向输入时钟信号，将所述分频时钟信号的相位延迟不同的相位偏移，从而产生所述正交时钟信号。3.如权利要求1所述的装置，其特征在于，所述小数分频电路包括：具有整数分频参数的分频器，所述整数分频参数是所述小数分频参数的倍数，所述分频器用于接收所述输入时钟信号和所述反向输入时钟信号，以对所述输入时钟信号和所述反向输入时钟信号执行整数频率划分，从而分别产生第一选择信号和第二选择信号；以及多工器电路，与所述分频器耦接，用于根据所述第一选择信号和所述第二选择信号，选择性地输出所述输入时钟信号的一个脉冲或者所述反向输入时钟信号的一个脉冲，从而产生所述分频时钟信号的脉冲。4.如权利要求3所述的装置，其特征在于，所述分频器包括：第一与门；第一触发器，包括连接至所述第一与门的输出端的数据输入端、由所述输入时钟信号触发的时钟输入端，以及数据输出端；第二触发器，包括连接至所述第一触发器的所述数据输出端的数据输入端、由所述输入时钟信号触发的时钟输入端，以及数据输出端；第三触发器，包括连接至所述第二触发器的所述数据输出端的数据输入端、由所述输入时钟信号触发的时钟输入端，以及数据输出端；所述第一与门的两个输出端连接至所述第二触发器的所述数据输出端以及所述第三触发器的所述数据输出端；第二与门，包括连接至所述第一触发器的所述数据输出端以及所述第三触发器的所述数据输出端的两个输入端，用来产生所述第二选择信号；第四触发器，包括连接至所述第...

【专利技术属性】
技术研发人员：黄柏钧，洪兆庆，薛育理，陈邦宁，
申请(专利权)人：联发科技股份有限公司，
类型：发明
国别省市：中国台湾,71