闪存器件及其制造方法技术

本发明专利技术公开了一种闪存器件及其制造方法。该闪存器件包括：衬底；和位于该衬底之上的存储单元，该存储单元包括：在衬底上的沟道结构，该沟道结构从内到外依次包括：沟道层、包绕在该沟道层表面上的隧穿绝缘物层、包绕在该隧穿绝缘物层表面上的电荷捕获层和包绕在该电荷捕获层表面上的阻挡层，该沟道层包括基本垂直于衬底的上表面的第一部分和在该第一部分上的第二部分；沿着沟道结构的轴向排列的包绕该沟道结构的多个栅极结构，其中该多个栅极结构中处在最上部的栅极结构包绕第二部分；和与沟道层的第二部分连接的沟道接触件，其中该沟道接触件与第二部分形成肖特基接触。本发明专利技术可以减小漏电流，实现对漏电流的控制。

Flash memory devices and their manufacturing methods

The invention discloses a flash memory device and a manufacturing method thereof. The flash memory device includes: a substrate, and a storage unit on the substrate. The storage unit comprises a channel structure on a substrate, which in turn consists of a channel layer, a tunneling insulating layer wrapped around the surface of the channel layer, a charge capture layer encircled on the surface of the insulating layer. The barrier layer is wrapped around the surface of the charge capture layer, which includes the first part of the upper surface that is basically perpendicular to the substrate and the second part on the first part, and the axial arrangement of the channel structure is wrapped around a plurality of gate structures of the channel structure, in which the plurality of gate structures is at the upper gate junction. The structure is wrapped around second parts, and a groove contact connected with the second part of the channel layer, wherein the groove contact forms a Schottky contact with the second part. The invention can reduce leakage current and achieve leakage current control.

【技术实现步骤摘要】
闪存器件及其制造方法
本专利技术涉及半导体
，特别涉及一种闪存器件及其制造方法。
技术介绍
目前，三维NAND闪存器件逐渐发展起来。例如，已经出现了基于TCAT(TerabitCellArrayTransistor，太比特单元阵列晶体管)技术制造的三维NAND闪存器件。这种三维NAND器件具有多个成串连接的非易失性的晶体管。这些晶体管中，处在顶部的晶体管(称为顶部晶体管)用作串选择晶体管(stringselect，简称为SSL))，处在底部的晶体管(称为底部晶体管)用作共同源极选择晶体管(commonsourceselect，简称CSL)，另外，GSL(gateselect-line，栅极选择线)可以打开该底部晶体管，该底部晶体管包括竖直沟道的一部分和在衬底上的水平沟道部分。顶部和底部选择晶体管与其他单元晶体管同时形成。但是，传统的三维NAND器件的沟道中存在漏电流的问题，影响闪存器件的性能。此外，传统的三维NAND闪存器件(例如TACT结构)在逻辑模块的后段制程(BackEndOfLine，简称为BEOL)之前被制造。在制造过程中，需要在硅衬底中进行掺杂以形成用于底部晶体管的源极或漏极。因此，传统的三维NAND闪存器件需要直接建立在硅衬底上。但是BEOL一般没有硅衬底，其通常是电介质层(例如金属层间电介质层)，因此，传统的三维NAND闪存器件很难形成在BEOL中，即传统的三维NAND闪存器件与BEOL很难兼容。
技术实现思路
本专利技术的专利技术人发现上述现有技术中存在问题，并因此针对所述问题中的至少一个问题提出了一种新的技术方案。根据本专利技术的第一方面，提供了一种闪存器件，包括：衬底；以及位于所述衬底之上的存储单元，所述存储单元包括：在所述衬底上的沟道结构，所述沟道结构从内到外依次包括：沟道层、包绕在所述沟道层表面上的隧穿绝缘物层、包绕在所述隧穿绝缘物层表面上的电荷捕获层、以及包绕在所述电荷捕获层表面上的阻挡层，所述沟道层包括基本垂直于所述衬底的上表面的第一部分和在所述第一部分上的第二部分；沿着所述沟道结构的轴向排列的包绕所述沟道结构的多个栅极结构，其中所述多个栅极结构中处在最上部的栅极结构包绕所述第二部分；以及与所述沟道层的第二部分连接的沟道接触件，其中所述沟道接触件与所述第二部分形成肖特基接触。在一个实施例中，所述第一部分的导电类型与所述第二部分的导电类型相反。在一个实施例中，所述第一部分的导电类型为N型，所述第二部分的导电类型为P型；或者，所述第一部分的导电类型为P型，所述第二部分的导电类型为N型。在一个实施例中，所述沟道层的材料包括多晶硅；所述隧穿绝缘物层的材料包括硅的氧化物；所述电荷捕获层的材料包括硅的氮化物；所述阻挡层的材料包括硅的氧化物。在一个实施例中，所述沟道接触件包括：与所述第二部分接触的顶部界面层以及在所述顶部界面层上的金属填充层。在一个实施例中，所述第二部分的导电类型为P型，所述顶部界面层为P型功函数调节层；或者，所述第二部分的导电类型为N型，所述顶部界面层为N型功函数调节层。在一个实施例中，所述沟道层还包括：在所述第一部分下面的第三部分，其中所述多个栅极结构中处在最下部的栅极结构包绕所述第三部分。在一个实施例中，所述沟道结构还包括：被所述沟道层包绕的沟道芯部。在一个实施例中，所述闪存器件还包括：在衬底的一部分上的底部界面层，所述底部界面层包括功函数调节层，其中所述存储单元的一部分位于所述底部界面层上，所述沟道层与所述底部界面层接触。在一个实施例中，所述第一部分的导电类型为N型，所述底部界面层包括N型功函数调节层；或者所述第一部分的导电类型为P型，所述底部界面层包括P型功函数调节层。在一个实施例中，所述闪存器件包括相互分隔开的多个所述存储单元；所述闪存器件还包括：位于相邻的存储单元之间的与所述底部界面层连接的金属连接件和将所述金属连接件与所述栅极结构间隔开的侧壁间隔物层。在一个实施例中，所述存储单元还包括：位于相邻的栅极结构之间的间隔绝缘物层。在本专利技术的闪存器件中，沟道接触件与沟道层的第二部分形成肖特基接触，从而可以减小漏电流，实现对漏电流的控制。进一步地，沟道层的第一部分与第二部分形成二极管，可以进一步减小漏电流，更有利地实现对漏电流的控制。进一步地，在衬底中形成底部界面层来作为源极或漏极，不但使得沟道层与底部界面层形成肖特基接触以便更有利地实现对漏电流的控制，而且由于不需要像现有技术中通过对硅衬底掺杂来形成源极或漏极，因此在制造闪存器件时可以实施在电介质层上，因此本专利技术的闪存器件可以与后段制程相兼容。根据本专利技术的第一方面，提供了一种闪存器件的制造方法，包括：提供衬底；在所述衬底上形成交替层叠的多个牺牲层和多个间隔绝缘物层；蚀刻所述牺牲层和所述间隔绝缘物层以形成露出所述衬底的通孔；在所述通孔中形成沟道结构，所述沟道结构从内到外依次包括：沟道层、包绕在所述沟道层表面上的隧穿绝缘物层、包绕在所述隧穿绝缘物层表面上的电荷捕获层、以及包绕在所述电荷捕获层表面上的阻挡层，所述沟道层包括基本垂直于所述衬底的上表面的第一部分和在所述第一部分上的第二部分；去除所述多个牺牲层以形成多个空隙；在所述多个空隙中形成多个栅极结构，其中所述多个栅极结构中处在最上部的栅极结构包绕所述第二部分；以及形成与所述沟道层的第二部分连接的沟道接触件，其中所述沟道接触件与所述第二部分形成肖特基接触。在一个实施例中，所述第一部分的导电类型与所述第二部分的导电类型相反。在一个实施例中，所述第一部分的导电类型为N型，所述第二部分的导电类型为P型；或者，所述第一部分的导电类型为P型，所述第二部分的导电类型为N型。在一个实施例中，所述沟道层的材料包括多晶硅；所述隧穿绝缘物层的材料包括硅的氧化物；所述电荷捕获层的材料包括硅的氮化物；所述阻挡层的材料包括硅的氧化物。在一个实施例中，所述沟道接触件包括：与所述第二部分接触的顶部界面层以及在所述顶部界面层上的金属填充层。在一个实施例中，所述第二部分的导电类型为P型，所述顶部界面层为P型功函数调节层；或者，所述第二部分的导电类型为N型，所述顶部界面层为N型功函数调节层。在一个实施例中，所述沟道层还包括：在所述第一部分下面的第三部分，其中所述多个栅极结构中处在最下部的栅极结构包绕所述第三部分。在一个实施例中，所述沟道结构还包括：被所述沟道层包绕的沟道芯部。在一个实施例中，在所述通孔中形成沟道结构的步骤包括：在所述通孔的侧壁上形成阻挡层；在所述阻挡层的侧面上形成电荷捕获层；在所述电荷捕获层的侧面上形成隧穿绝缘物层；在所述隧穿绝缘物层的侧面以及所述通孔的底部上形成沟道层，所述沟道层包括基本垂直于所述衬底的上表面的第一部分和在所述第一部分下面的第三部分；在所述沟道层上形成部分地填充所述通孔的沟道芯部，所述沟道芯部的上表面低于所述多个牺牲层中处在最上部的牺牲层的上表面；去除所述沟道层中高于所述沟道芯部的部分；以及在所述沟道芯部上形成与所述第一部分相连的第二部分。在一个实施例中，在形成所述第二部分之后，在所述通孔中形成沟道结构的步骤还包括：形成覆盖所述第二部分的顶部绝缘物层；形成所述沟道接触件的步骤包括：蚀刻所述顶部绝缘物层以形成露出所述第二部分的开口；以及在所述开口中形成沟道接触件。在一个实本文档来自技高网...

【技术保护点】
一种闪存器件，其特征在于，包括：衬底；以及位于所述衬底之上的存储单元，所述存储单元包括：在所述衬底上的沟道结构，所述沟道结构从内到外依次包括：沟道层、包绕在所述沟道层表面上的隧穿绝缘物层、包绕在所述隧穿绝缘物层表面上的电荷捕获层、以及包绕在所述电荷捕获层表面上的阻挡层，所述沟道层包括基本垂直于所述衬底的上表面的第一部分和在所述第一部分上的第二部分；沿着所述沟道结构的轴向排列的包绕所述沟道结构的多个栅极结构，其中所述多个栅极结构中处在最上部的栅极结构包绕所述第二部分；以及与所述沟道层的第二部分连接的沟道接触件，其中所述沟道接触件与所述第二部分形成肖特基接触。

【技术特征摘要】
1.一种闪存器件，其特征在于，包括：衬底；以及位于所述衬底之上的存储单元，所述存储单元包括：在所述衬底上的沟道结构，所述沟道结构从内到外依次包括：沟道层、包绕在所述沟道层表面上的隧穿绝缘物层、包绕在所述隧穿绝缘物层表面上的电荷捕获层、以及包绕在所述电荷捕获层表面上的阻挡层，所述沟道层包括基本垂直于所述衬底的上表面的第一部分和在所述第一部分上的第二部分；沿着所述沟道结构的轴向排列的包绕所述沟道结构的多个栅极结构，其中所述多个栅极结构中处在最上部的栅极结构包绕所述第二部分；以及与所述沟道层的第二部分连接的沟道接触件，其中所述沟道接触件与所述第二部分形成肖特基接触。2.根据权利要求1所述的闪存器件，其特征在于，所述第一部分的导电类型与所述第二部分的导电类型相反。3.根据权利要求1所述的闪存器件，其特征在于，所述第一部分的导电类型为N型，所述第二部分的导电类型为P型；或者，所述第一部分的导电类型为P型，所述第二部分的导电类型为N型。4.根据权利要求1所述的闪存器件，其特征在于，所述沟道层的材料包括多晶硅；所述隧穿绝缘物层的材料包括硅的氧化物；所述电荷捕获层的材料包括硅的氮化物；所述阻挡层的材料包括硅的氧化物。5.根据权利要求1所述的闪存器件，其特征在于，所述沟道接触件包括：与所述第二部分接触的顶部界面层以及在所述顶部界面层上的金属填充层。6.根据权利要求5所述的闪存器件，其特征在于，所述第二部分的导电类型为P型，所述顶部界面层为P型功函数调节层；或者，所述第二部分的导电类型为N型，所述顶部界面层为N型功函数调节层。7.根据权利要求1所述的闪存器件，其特征在于，所述沟道层还包括：在所述第一部分下面的第三部分，其中所述多个栅极结构中处在最下部的栅极结构包绕所述第三部分。8.根据权利要求1所述的闪存器件，其特征在于，所述沟道结构还包括：被所述沟道层包绕的沟道芯部。9.根据权利要求1所述的闪存器件，其特征在于，还包括：在衬底的一部分上的底部界面层，所述底部界面层包括功函数调节层，其中所述存储单元的一部分位于所述底部界面层上，所述沟道层与所述底部界面层接触。10.根据权利要求9所述的闪存器件，其特征在于，所述第一部分的导电类型为N型，所述底部界面层包括N型功函数调节层；或者所述第一部分的导电类型为P型，所述底部界面层包括P型功函数调节层。11.根据权利要求9所述的闪存器件，其特征在于，所述闪存器件包括相互分隔开的多个所述存储单元；所述闪存器件还包括：位于相邻的存储单元之间的与所述底部界面层连接的金属连接件和将所述金属连接件与所述栅极结构间隔开的侧壁间隔物层。12.根据权利要求1所述的闪存器件，其特征在于，所述存储单元还包括：位于相邻的栅极结构之间的间隔绝缘物层。13.一种闪存器件的制造方法，其特征在于，包括：提供衬底；在所述衬底上形成交替层叠的多个牺牲层和多个间隔绝缘物层；蚀刻所述牺牲层和所述间隔绝缘物层以形成露出所述衬底的通孔；在所述通孔中形成沟道结构，所述沟道结构从内到外依次包括：沟道层、包绕在所述沟道层表面上的隧穿绝缘物层、包绕在所述隧穿绝缘物层表面上的电荷捕获层、以及包绕在所述电荷捕获层表面上的阻挡层，所述沟道层包括基本垂直于所述衬底的上表面的第一部分和在所述第一部分上的第二部分；去除所述多个牺牲层以形成多个空隙；在所述多个空隙中形成多个栅极结构，其中所述多个栅极结构中处在最...

【专利技术属性】
技术研发人员：李善融，季明华，仇圣棻，
申请(专利权)人：中芯国际集成电路制造上海有限公司，中芯国际集成电路制造北京有限公司，
类型：发明
国别省市：上海,31