The utility model provides a semiconductor structure, including a unit integration layer, a line structure formed on the surface of the unit integration layer, a medium layer with second thickness thinning to third thickness, the first interlayer medium layer covering the line structure, the thinning to obtain the first interlayer medium layer of surface leveling, the first thick layer. The thickness less than second thickness, third thickness less than the first thickness, and the medium layer with second layers with fourth thickness, compensates to the surface of the medium layer with the first interlayer with third thickness, and the second layer medium layer repair the surface defect produced by the first layer medium layer grinding, the second layer medium layer and the first layer medium layer. The two layers are superimposed on the interlayer dielectric layer of the semiconductor structure, and the fourth thickness is less than or equal to third thickness. Through the above scheme, the utility model can reduce the scraping produced in the interlayer medium layer, improve the yield of the product, reduce the production cost, and realize the precise control of the thickness of the interlayer medium layer.
【技术实现步骤摘要】
一种半导体结构
本技术属于半导体工艺
,特别是涉及一种半导体结构。
技术介绍
随着半导体技术的不断发展,以及大规模集成电路互联层的不断增加,导电层和绝缘介质层的平坦化技术变得尤为关键。二十世纪80年代,由IBM公司首创的化学机械抛光(CMP)技术被认为是目前全局平坦化的最有效的方法。化学机械研磨(ChemicalMechanicalPolishing,CMP)工艺就是在无尘室的大气环境中,利用机械力对晶圆表面作用,在表面薄膜层产生断裂腐蚀的动力,使晶圆表面趋于平坦化,以便进行后续的工艺步骤(如光刻),而这部分必须籍由研磨液中的化学物质通过反应来增加其蚀刻的效率。CMP制程中最重要的两大组件便是研磨液(slurry)和研磨垫(platen)。研磨液通常是将一些很细的氧化物粉粒分散在水溶液中而制成,在CMP制程中,先让研磨液填充在研磨垫的空隙中,并提供了高转速的条件,让晶圆在高速旋转下和研磨垫与研磨液中的粉粒作用,同时控制下压的压力等其它参数,而研磨液、晶圆与研磨垫之间的相互作用,便是CMP中发生反应的焦点。而现有的半导体制造工艺中,介电层(InterlayerDielectrics,ILD)等的化学机械研磨,对于后继的半导体制作工艺步骤而言,具有均匀平坦的层间介质层是非常重要的,但是,经过化学机械研磨之后,层间介质层会产生大量的刮伤,会对产品良率造成很大的影响,并且现有的层间介质层的化学机械研磨形成过程中,需要较厚的原始层,这不仅增加了工艺的复杂性,也提高了加工成本。例如,在某半导体器件结构中,需要形成3000埃厚度的层间介质层,按照传统的化学机械研磨 ...
【技术保护点】
一种半导体结构,其特征在于,所述半导体结构预定义所需要的层间介质层的第一厚度,所述半导体结构包括:单元集成层;线路结构,形成于所述单元集成层的上表面;具有由第二厚度减薄至第三厚度的第一层间介质层,形成于所述单元集成层的上表面,所述第一层间介质层包覆所述线路结构,所述的减薄包含所述第一层间介质层以化学机械研磨方法过度研磨,以获得表面平坦化的第一层间介质层,所述第一厚度小于所述第二厚度,所述第三厚度小于所述第一厚度;以及具有第四厚度的第二层间介质层,补偿沉积于具有所述第三厚度的第一层间介质层的表面,所述第二层间介质层修复所述第一层间介质层研磨产生的表面缺陷,所述第二层间介质层与所述第一层间介质层两者叠加为所述半导体结构所需要的层间介质层,并且所述第四厚度小于等于所述第三厚度。
【技术特征摘要】
1.一种半导体结构,其特征在于,所述半导体结构预定义所需要的层间介质层的第一厚度,所述半导体结构包括:单元集成层;线路结构,形成于所述单元集成层的上表面;具有由第二厚度减薄至第三厚度的第一层间介质层,形成于所述单元集成层的上表面,所述第一层间介质层包覆所述线路结构,所述的减薄包含所述第一层间介质层以化学机械研磨方法过度研磨,以获得表面平坦化的第一层间介质层,所述第一厚度小于所述第二厚度,所述第三厚度小于所述第一厚度;以及具有第四厚度的第二层间介质层,补偿沉积于具有所述第三厚度的第一层间介质层的表面,所述第二层间介质层修复所述第一层间介质层研磨产生的表面缺陷,所述第二层间介质层与所述第一层间介质层两者叠加为所述半导体结构所需要的层间介质层,并且所述第四厚度小于等于所述第三厚度。2.根据权利要求1所述的半导体结构,其特征在于,所述线路结构的第五厚度小于所述第一层间介质层的所述第三厚度,并且所述第...
【专利技术属性】
技术研发人员:不公告发明人,
申请(专利权)人:睿力集成电路有限公司,
类型:新型
国别省市:安徽,34
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。