成像像素及成像传感器制造技术

本实用新型专利技术涉及成像像素及成像传感器。本实用新型专利技术公开了成像传感器可包括被布置成行和列的成像像素阵列。沿同一列布置的成像像素可耦接到列线。所述列线可耦接到抗重迭控制电路。在一种合适的布置中，所述抗重迭控制电路可包括比较器，所述比较器将所述列线上的输出信号与抗重迭偏置电压进行比较。在重置采样周期期间，如果所述列线上的所述输出信号小于所述抗重迭偏置电压，则晶体管可生效，所述晶体管将所述像素中的所述浮动扩散区耦接到电源端子。使用该布置，当满足重迭条件并且来自重置样本的噪声将与入射光样本中的噪声相关时，可以输出至少最小像素级。

【技术实现步骤摘要】
成像像素及成像传感器
本技术整体涉及成像系统，具体地讲，涉及具有用于处理重迭(eclipse)现象的电路的成像系统，更具体地讲，涉及一种成像像素及成像传感器。
技术介绍
图像传感器通常在电子设备，诸如，移动电话、相机和计算机中用来捕获图像。在典型布置方式中，电子设备设置有被布置成像素行和像素列的图像像素阵列。阵列中的每个图像像素包括经由转移门耦接到浮动扩散区的光电二极管。将列电路耦接到每个像素列以从图像像素读出像素信号。列电路通常实现相关双采样(CDS)过程，其涉及通过计算在重置操作期间采样的重置信号与在电荷转移操作之后采样的图像信号之间的差异来获得像素信号。当至少一些像素暴露于强光(诸如来自太阳的直接照明)时，会发生重迭现象。强光可导致浮动扩散泄漏，这导致错误的重置信号被采样(即，在重置操作期间采样的重置信号可表现出小于期望重置电平的电压电平)。因此，经由CDS计算的像素信号成为不期望的小值，当过度照明的像素在应该为亮时却看起来为暗时，其效果被表现出来。
技术实现思路
因此，期望提供具有用于补偿由重迭现象引起的误差的电路的改进成像系统，更具体地，成像像素及成像传感器。根据一个方面，提供一种成像像素，包括：光电二极管；浮动扩散区；转移晶体管，所述转移晶体管被配置为将电荷从所述光电二极管转移到所述浮动扩散区；源极跟随器晶体管，其中所述浮动扩散区耦接到所述源极跟随器晶体管，并且其中所述源极跟随晶体管耦接到列输出线；和晶体管，所述晶体管耦接在所述浮动扩散区和电源端子之间，其中所述晶体管具有栅极，并且其中所述晶体管的所述栅极从耦接到所述列输出线的比较器接收控制信号。在一个示例中，当所述列输出线的电压低于抗重迭偏置线的电压时，来自所述比较器的所述控制信号为高。在一个示例中，所述晶体管被配置为当来自所述比较器的所述控制信号为高时生效。在一个示例中，所述比较器在第一输入端处耦接到所述列输出线，并且其中所述比较器在第二输入端处耦接到抗重迭偏置线。在一个示例中，所述晶体管被配置为当所述列输出线的电压低于抗重迭偏置线的电压时生效。根据另一方面，提供一种成像像素，其在列输出线上输出图像信号，所述成像像素包括：光敏区；浮动扩散区；转移晶体管，所述转移晶体管耦接在所述光敏区和所述浮动扩散区之间；源极跟随器晶体管，所述源极跟随器晶体管耦接到所述浮动扩散区，其中所述源极跟随器晶体管耦接到所述列输出线；重置晶体管，所述重置晶体管耦接在所述浮动扩散区和第一电源端子之间；和抗重迭晶体管，所述抗重迭晶体管耦接在所述浮动扩散区和第二电源端子之间。在一个示例中，所述抗重迭晶体管被配置为当所述列输出线上的电压小于阈值电压时生效。在一个示例中，所述抗重迭晶体管具有栅极，所述栅极从数字重迭判断电路接收控制信号。在一个示例中，所述抗重迭晶体管具有栅极，所述栅极从比较器接收输出信号，并且其中所述比较器具有耦接到所述列输出线的第一输入端以及耦接到偏置线的第二输入端。根据又一方面，提供一种成像传感器，包括：多个像素，所述多个像素布置成行和列；多个列输出线，其中每个列输出线耦接到相应的像素列；和多个比较器，其中每个比较器具有耦接到相应的列输出线的第一输入端、耦接到抗重迭偏置线的第二输入端、输出端，并且其中每个像素包括：光电二极管；浮动扩散区，所述浮动扩散区被配置为从所述光电二极管接收电荷；和抗重迭晶体管，所述抗重迭晶体管耦接在所述浮动扩散区和电源端子之间，其中每个抗重迭晶体管的栅极耦接到所述多个比较器之一的输出端。根据本技术的实施方案，能够补偿由重迭现象引起的误差。当满足重迭条件并且来自重置样本的噪声将与入射光样本中的噪声相关时，可以输出至少最小像素级。附图说明图1为可包括根据本技术实施方案的图像传感器的示例性电子设备的示意图。图2为根据本技术实施方案的示例性像素阵列和相关读出电路的示意图，所述读出电路用于从像素阵列读出图像信号。图3为根据本技术实施方案的耦接到抗重迭电路的图像像素的电路图。图4为根据本技术实施方案的示出具有抗重迭电路的图像像素(诸如图3的图像像素)的操作的时序图。图5为根据本技术实施方案的具有耦接到浮动扩散区的抗重迭电路的图像像素的电路图。图6为根据本技术实施方案的示出图5的图像像素在重迭条件下的操作的时序图。图7为根据本技术实施方案的示出图5的图像像素在非重迭条件下的操作的时序图。图8为根据本技术实施方案的具有耦接到浮动扩散区的数字重迭判断电路的图像像素的电路图。具体实施方式本技术的实施方案涉及具有像素的图像传感器，该像素可具有抗重迭电路。图1中示出了可包括具有抗重迭电路的像素的示例性电子设备。电子设备10可以是数字相机、计算机、移动电话、医疗设备或其他电子设备。相机模块12(有时称为成像设备)可包括图像传感器16和一个或多个透镜14。在操作期间，透镜14将光聚焦到图像传感器16上。图像传感器16包括将光转换成数字数据的光敏元件(例如，像素)。图像传感器可具有任何数量(如，数百、数千、数百万或更多)的像素。典型的图像传感器可(例如)具有数百万的像素(如，百万像素)。例如，图像传感器16可包括偏置电路(例如，源极跟随器负载电路)、采样保持电路、相关双采样(CDS)电路、放大器电路、模拟-数字(ADC)转换器电路、数据输出电路、存储器(例如，缓冲电路)、寻址电路等。可将来自图像传感器16的静态图像数据和视频图像数据提供给处理电路18。处理电路18可用于执行图像处理功能，诸如自动聚焦功能、深度感测、数据格式化、调节白平衡和曝光、实现视频图像稳定、脸部检测等。处理电路18也可用于根据需要压缩原始相机图像文件(例如，压缩成联合图像专家组格式或简称JPEG格式)。在典型布置(有时称为片上系统(SOC)布置)中，图像传感器16和处理电路18在共用集成电路上实现。使用单个集成电路来实现图像传感器16和处理电路18可有助于降低成本。不过，这仅为示例性的。如果需要，图像传感器16和处理电路18可使用单独的集成电路来实现。处理电路18可包括微处理器、微控制器、数字信号处理器、专用集成电路或其他处理电路。如图2所示，图像传感器16可包括包含被布置成行和列的图像传感器像素22(有时在本文称为图像像素或像素)的像素阵列20以及控制和处理电路24(其可包括例如图像信号处理电路)。阵列20可包含例如几百或几千行以及几百或几千列图像传感器像素22。控制电路24可耦接到行控制电路26和图像读出电路28(有时称为列控制电路、读出电路、处理电路或列解码器电路)。可以在衬底23上形成像素阵列20、控制和处理电路24、行控制电路26和图像读出电路28。如果需要，图像传感器16的一些或所有部件可替代地形成在除衬底23之外的衬底上，所述衬底可例如通过引线结合或倒装芯片结合连接到衬底23。行控制电路26可从控制电路24接收行地址，并且通过行控制路径30将对应的行控制信号，诸如重置控制信号、行选择控制信号、电荷转移控制信号、双转换增益控制信号和读出控制信号提供给像素22。可将一根或多根导线(诸如，列线32)耦接至阵列20中的像素22的每一列。列线32可用于从像素22读出图像信号以及用于将偏置信号(例如，偏置电流或偏置电压)提供给像素本文档来自技高网...

【技术保护点】
一种成像像素，包括：光电二极管；浮动扩散区；转移晶体管，所述转移晶体管被配置为将电荷从所述光电二极管转移到所述浮动扩散区；源极跟随器晶体管，其中所述浮动扩散区耦接到所述源极跟随器晶体管，并且其中所述源极跟随晶体管耦接到列输出线；和晶体管，所述晶体管耦接在所述浮动扩散区和电源端子之间，其中所述晶体管具有栅极，并且其中所述晶体管的所述栅极从耦接到所述列输出线的比较器接收控制信号。

【技术特征摘要】
2016.12.28 US 15/392,3841.一种成像像素，包括：光电二极管；浮动扩散区；转移晶体管，所述转移晶体管被配置为将电荷从所述光电二极管转移到所述浮动扩散区；源极跟随器晶体管，其中所述浮动扩散区耦接到所述源极跟随器晶体管，并且其中所述源极跟随晶体管耦接到列输出线；和晶体管，所述晶体管耦接在所述浮动扩散区和电源端子之间，其中所述晶体管具有栅极，并且其中所述晶体管的所述栅极从耦接到所述列输出线的比较器接收控制信号。2.根据权利要求1所述的成像像素，其中当所述列输出线的电压低于抗重迭偏置线的电压时，来自所述比较器的所述控制信号为高。3.根据权利要求2所述的成像像素，其中所述晶体管被配置为当来自所述比较器的所述控制信号为高时生效。4.根据权利要求1所述的成像像素，其中所述比较器在第一输入端处耦接到所述列输出线，并且其中所述比较器在第二输入端处耦接到抗重迭偏置线。5.根据权利要求1所述的成像像素，其中所述晶体管被配置为当所述列输出线的电压低于抗重迭偏置线的电压时生效。6.一种成像像素，其在列输出线上输出图像信号，所述成像像素包括：光敏区；浮动扩散区；转移晶体管，所述转移晶体管耦接在所述光敏区和所述浮动扩散...

【专利技术属性】
技术研发人员：尼拉弗·德哈里阿，帕万·吉尔霍特拉，
申请(专利权)人：半导体元件工业有限责任公司，
类型：新型
国别省市：美国,US