封装件及其形成方法技术

实施例的封装件包括第一集成电路管芯、第一集成电路管芯周围的密封剂、将第一导电通孔电连接至第二导电通孔的导线，该导线包括位于第一集成电路管芯上方并且具有第一宽度的第一段，以及位于第一集成电路管芯上方具有大于第一宽度的第二宽度的第二段，第二段在第一集成电路管芯和密封剂之间的第一边界上方延伸。本发明专利技术的实施例还涉及形成封装件的方法。

【技术实现步骤摘要】
封装件及其形成方法
本专利技术的实施例涉及封装件及其形成方法。
技术介绍
由于各个电组件(例如，晶体管、二极管、电阻器、电容器等)的集成密度的持续改进，半导体工业已经经历了快速增长。对于大部分而言，这种集成密度的改进来自于最小部件尺寸的反复减小，这允许更多的组件集成至给定的区域。随着对缩小电子器件的需求的增长，已经出现了对更小和更具创造性的半导体管芯的封装技术的需求。这种封装系统的实例为堆叠式封装(PoP)技术。在PoP器件中，顶部半导体封装件堆叠在底部半导体封装件的顶面上以提供高水平的集成和组件密度。PoP技术通常使得能够在印刷电路板(PCB)上生产具有增强的功能和小的覆盖区的半导体器件。
技术实现思路
本专利技术的实施例提供了一种封装件，包括：第一集成电路管芯；密封剂，位于所述第一集成电路管芯周围；导线，将第一导电通孔电连接至第二导电通孔，所述导线包括：第一段，位于所述第一集成电路管芯上方并且具有第一宽度；以及第二段，位于所述第一集成电路管芯上方并且具有大于所述第一宽度的第二宽度，所述第二段在所述第一集成电路管芯和所述密封剂之间的第一边界上方延伸。本专利技术的另一实施例提供了一种形成封装件的方法，包括：将第一集成电路管芯包封在密封剂中；在所述第一集成电路管芯和所述密封剂上方形成再分布层(RDL)，其中，所述再分布层包括：第一导电通孔，位于所述第一集成电路管芯上方；以及导线，将所述第一导电通孔电连接至第二导电通孔，所述导线包括：第一段，位于所述第一集成电路管芯上方并且具有第一宽度；和第二段，在所述第一集成电路管芯和所述密封剂之间的边界上方延伸，所述第二段具有大于所述第一宽度的第二宽度。本专利技术的又一实施例提供了一种形成封装件的方法，包括：形成第一封装件，包括：在载体衬底上方形成电连接器；将第一管芯和第二管芯附接至所述载体衬底，所述电连接器从所述第一管芯的背侧延伸至所述第一管芯的有源侧，所述有源侧与所述背侧相对，所述电连接器邻近所述第一管芯和所述第二管芯；用模塑料包封所述第一管芯、所述第二管芯和所述电连接器；以及在所述第一管芯和所述第二管芯的有源侧以及所述模塑料上面形成再分布结构，形成所述再分布结构包括：在所述第一管芯的所述有源侧上方形成第一导电通孔；在所述第二管芯的所述有源侧上方形成第二导电通孔；和形成将所述第一导电通孔电连接至所述第二导电通孔的导线，所述导线包括第一段、第二段和第三段，所述第一段位于所述第一管芯上方并且具有第一宽度，所述第二段在所述第一管芯和所述模塑料之间的第一边界上方延伸并且在所述第二管芯和所述模塑料之间的第二边界上方延伸，所述第二段具有大于所述第一宽度的第二宽度，所述第三段位于所述第二管芯上方并且具有小于所述第二宽度的第三宽度。附图说明当结合附图进行阅读时，从以下详细描述可最佳理解本专利技术的各个方面。应该指出，根据工业中的标准实践，各个部件未按比例绘制。实际上，为了清楚的讨论，各个部件的尺寸可以任意地增大或减小。图1至图15示出了根据一些实施例的用于形成第一封装结构的工艺期间的中间步骤的截面图。图16至图18示出了根据一些实施例的导电层路由的平面图。图19至图24示出了根据一些实施例的用于进一步形成第一封装件并且将其它封装结构附接至第一封装件的工艺期间的中间步骤的截面图。具体实施方式以下公开内容提供了许多用于实现本专利技术的不同特征的不同实施例或实例。下面描述了组件和布置的具体实例以简化本专利技术。当然，这些仅仅是实例，而不旨在限制本专利技术。例如，以下描述中，在第二部件上方或者上形成第一部件可以包括第一部件和第二部件直接接触形成的实施例，并且也可以包括在第一部件和第二部件之间可以形成额外的部件，从而使得第一部件和第二部件可以不直接接触的实例。此外，本专利技术可在各个实施例中重复参考标号和/或字符。该重复是为了简单和清楚的目的，并且其本身不指示所讨论的各个实施例和/或配置之间的关系。而且，为便于描述，在此可以使用诸如“在…之下”、“在…下方”、“下部”、“在…之上”、“上部”等空间相对术语，以描述如图所示的一个元件或部件与另一个(或另一些)原件或部件的关系。除了图中所示的方位外，空间相对术语旨在包括器件在使用或操作中的不同方位。装置可以以其他方式定向(旋转90度或在其他方位上)，而本文使用的空间相对描述符可以同样地作出相应的解释。此处讨论的实施例可以在特定的上下文中讨论，即，包括再分布层(RDL)路由设计的封装结构，该结构使得半导体密封剂边界(例如，硅/模塑料(Si/MC)边界)处具有更可靠的鲁棒性。该封装结构可以包括扇出封装件或扇入封装件并且可以包括一个或多个RDL。例如，将晶圆形式的封装件从室温加热至220℃，由于热膨胀系数(CTE)失配使得曲率变化，引起半导体密封剂边界处的RDL上的高弯曲应力。该半导体可以是管芯/芯片。跨越这种边界传递的应力可能引起RDL破裂。因此，在一些实施例中，RDL路由设计可以根据这种CTE失配来配置，并且用于改进的可靠性的鲁棒性和更少的制造缺陷。在一些实施例中，可以使在半导体-密封剂边界的预定距离内横穿的RDL宽于正常的RDL，使得它们不太可能破裂。此外，RDL可以是边界和与边界的预定距离之外的正常宽度，从而使得对RDL的更宽的迹线没有路由损失。此外，本专利技术的教导适用于横穿在具有不同CTE的不同材料上方的一个或多个导电层的任何封装结构。其它实施例考虑了其它应用，诸如本领域普通技术人员在阅读本专利技术之后显而易见的不同封装件类型或不同配置。应该注意，此处讨论的实施例可以不必示出可能存在于结构中的每个组件或部件。例如，诸如当讨论一个组件可能足以表达实施例的方面时，可以从附图中省略多个组件。此外，此处讨论的方法实施例可能讨论为以特定顺序实施；然而，可以以任何逻辑顺序实施其它方法实施例。图1至图15示出了根据一些实施例的用于形成第一封装结构的工艺期间的中间步骤的截面图。图1示出了载体衬底100和在载体衬底100上形成的释放层102。分别示出了用于形成第一封装件和第二封装件的第一封装区域600和第二封装区域602。载体衬底100可以是玻璃载体衬底、陶瓷载体衬底等。载体衬底100可以是晶圆，从而使得可以在载体衬底100上同时形成多个封装件。释放层102可以由聚合物基材料形成，释放层可以与载体衬底100一起从将在随后步骤中形成的上面的结构去除。在一些实施例中，释放层102是环氧基热释放材料，在加热时该材料失去其粘合性，诸如光热转换(LTHC)释放涂层。在其他实施例中，释放层102可以是紫外(UV)胶，当暴露于UV光时失去其粘合性。释放层102可以以液体分配并且被固化，可以是层压至载体衬底100上的层压膜，或者可以是类似物。可以使释放层102的顶面齐平并且释放层102的顶面可以具有高度的共面性。在图2中，形成介电层104和金属化图案106。如图2所示，在释放层102上形成介电层104。介电层104的底面可以与释放层102的顶面接触。在一些实施例中，介电层104由聚合物形成，诸如聚苯并恶唑(PBO)、聚酰亚胺、苯并环丁烯(BCB)等。在其他的实施例中，介电层104由诸如氮化硅的氮化物；诸如氧化硅、磷硅酸盐玻璃(PSG)、硼硅酸盐玻璃(BSG)、掺杂硼的磷硅酸盐玻璃(BPSG)等的氧化物等形本文档来自技高网...

【技术保护点】
一种封装件，包括：第一集成电路管芯；密封剂，位于所述第一集成电路管芯周围；导线，将第一导电通孔电连接至第二导电通孔，所述导线包括：第一段，位于所述第一集成电路管芯上方并且具有第一宽度；以及第二段，位于所述第一集成电路管芯上方并且具有大于所述第一宽度的第二宽度，所述第二段在所述第一集成电路管芯和所述密封剂之间的第一边界上方延伸。

【技术特征摘要】
2016.10.31 US 62/415,210;2016.12.30 US 15/396,2081.一种封装件，包括：第一集成电路管芯；密封剂，位于所述第一集成电路管芯周围；导线，将第一导电通孔电连接至第二导电通孔，所述导线包括：第一段，位于所述第一集成电路管芯上方并且具有第一宽度；以及第二段，位于所述第一集成电路管芯上方并且具有大于所述第一宽度的第二宽度，所述第二段在所述第一集成电路管芯和所述密封剂之间的第一边界上方延伸。2.根据权利要求1所述的封装件，其中，所述导线还包括第三段，所述第三段具有小于所述第二宽度的第三宽度，所述第二段设置在所述第一段和所述第三段之间。3.根据权利要求1所述的封装件，其中，所述第二段包括第一弯曲，所述第一弯曲具有第一角度。4.根据权利要求3所述的封装件，其中，所述第一角度大于90°。5.根据权利要求3所述的封装件，其中，所述第一角度小于90°。6.根据权利要求3所述的封装件，其中，所述第一角度为90°。7.根据权利要求1所述的封装件，其中，所述第二导电通孔延伸至所述密封剂内或设置在所述密封剂上方。8.根据权利要求1所述的封装件，还包括邻近所述第一集成电路管芯的第二集成电路管芯，所述密封剂设置在所述第一集成电路管芯和所述第二集成电路管芯之间，所述第二导电通孔设置在所述第二集成电路管芯上方。9.一种形成封装件的方...

【专利技术属性】
技术研发人员：黄立贤，苏安治，吴集锡，余振华，叶德强，
申请(专利权)人：台湾积体电路制造股份有限公司，
类型：发明
国别省市：中国台湾,71