一种栅极驱动器及驱动电路制造技术

本发明专利技术实施例公开了一种栅极驱动器及驱动电路，其中，栅极驱动器包括上拉控制模块、下拉维持模块、上拉模块、信号下传模块、下拉模块以及自举模块；所述上拉控制模块、所述下拉维持模块、所述上拉模块、所述信号下传模块、所述下拉模块以及所述自举模块相连，连接点为栅极信号点；所述下拉维持模块、所述自举模块、所述上拉模块以及所述下拉模块分别与水平扫描线连接；本发明专利技术实施例通过利用上拉模块与下拉模块共同拉低水平扫描线上的电平，可以有效改善栅极驱动器的下拉效果，提高电路的稳定性。

【技术实现步骤摘要】
一种栅极驱动器及驱动电路
本专利技术涉及电子
，尤其涉及一种栅极驱动器及驱动电路。
技术介绍
栅极驱动器(GateDriveronArray，GOA)是一种用于扫描驱动液晶面板的电子器件。由于栅极驱动器有着低成本高效率的优点，因此常常被应用在各种显示屏中，例如自发光显示屏的主动矩阵有机发光二极体(Active-matrixorganiclightemittingdiode，AMOLED)，并且由于AMOLED实用化的脚步较快，因此栅极驱动器也是未来液晶面板发展的重点技术。在较精密的电路中，电容耦合是一个不容忽视的问题。电容耦合指的是在任何两个通电导体之间都会存在电容，如电力传输线之间、电力传输线与大地之间、晶体管各引脚之间以及元件与元件之间都存在电容。若液晶面板中的数据线对栅极驱动器的水平信号扫描线的电容耦合作用十分严重，可能引发栅极驱动器无法拉低液晶面板的水平扫描线上的电位，导致液晶面板的栅极不能有效关闭，因此造成画面显示异常。由于电路中的电容耦合严重，而栅极驱动器拉力不足，因此不能有效的拉低栅极驱动器的水平扫描线上的电平。
技术实现思路
本专利技术实施例提供一种栅极驱动器，可有效的拉低栅极驱动器的水平扫描线上的电平，提高电路的稳定性。第一方面，本专利技术实施例提供了一种栅极驱动器，包括上拉控制模块、下拉维持模块、上拉模块、信号下传模块、下拉模块以及自举模块；所述上拉控制模块含有第一端口；所述下拉维持模块含有第一端口、第二端口以及第三端口；所述上拉模块含第一端口、第二端口以及第三端口；所述信号下传模块含有第一端口以及第二端口；所述下拉模块含有第一端口、第二端口、第三端口、第四端口以及第五端口；所述自举模块含有第一端口以及第二端口；所述上拉控制模块的第一端口、所述上拉模块的第一端口、所述信号下传模块的第一端口、所述下拉模块的第一端口、所述下拉维持模块的第一端口与所述自举模块的第一端口连接，连接点为栅极信号点；所述下拉维持模块的第二端口、所述下拉模块的第二端口、所述自举模块的第二端口以及所述上拉模块的第二端口分别与水平扫描线连接；所述下拉维持模块的第三端口以及所述下拉模块的第三端口分别与低电平信号线连接；所述上拉模块的第三端口以及所述信号下传模块的第二端口分别与时钟信号线连接；所述上拉控制模块用于对所述栅极信号点预充电，在所述栅极信号点处于高电平的情况下，控制所述上拉模块将所述时钟信号线的信号输出到所述水平扫描线；在所述下拉模块的第四端口接收到的第一控制信号为高电平的情况下，所述下拉模块将所述低电平信号线的信号输出到所述水平扫描线；在所述下拉模块的第五端口接收到的第二控制信号为高电平的情况下，所述下拉模块将所述低电平信号线的信号输出到所述栅极信号点，控制所述下拉维持模块输出所述低电平信号线的信号到所述水平扫描线；所述自举模块用于提高并维持所述栅极信号点的电平；所述信号下传模块用于在所述栅极信号点为高电平的情况下，将所述时钟信号线的信号传送给其他电子器件。结合第一方面，在第一方面的第一种实现当中，所述第一控制信号与所述第二控制信号不相同。结合第一方面以及上述第一方面的任意一种实现，在第一方面的第二种实现当中，所述上拉控制模块包括：第一一晶体管；所述第一一晶体管的源极与所述栅极信号点连接；在所述第一一晶体管的栅极处于高电平的情况下，控制所述第一一晶体管的漏极将接收到的信号输入到所述第一一晶体管的源极。结合第一方面以及上述第一方面的任意一种实现，在第一方面的第三种实现当中，所述上拉电路包括第二一晶体管；所述第二一晶体管的栅极与所述栅极信号点连接；所述第二一晶体管的漏极与所述信号下传模块的第二端口连接；所述第二一晶体管的源极与所述水平扫描线连接；在所述第二一晶体管的栅极处于高电平的情况下，控制所述第二一晶体管的漏极将所述时钟信号线的信号输入到所述第二一晶体管的源极。结合第一方面以及上述第一方面的任意一种实现，在第一方面的第四种实现当中，所述信号下传模块包括第三一晶体管；所述第三一晶体管的栅极与所述栅极信号点连接；所述第三一晶体管的漏极与所述上拉模块的第三端口连接；在所述第三一晶体管的栅极处于高电平的情况下，控制所述第三一晶体管的漏极将所述时钟信号线的信号输入到所述第三一晶体管的源极。结合第一方面以及上述第一方面的任意一种实现，在第一方面的第五种实现当中，所述下拉模块包括第四一晶体管以及第四二晶体管；所述第四一晶体管的漏极与所述水平扫描线连接，所述第四二晶体管的漏极与所述栅极信号点连接；所述第四一晶体管的源极与所述第四二晶体管的源极与所述下拉维持模块连接；所述第四一晶体管的栅极和所述第四二晶体管的栅极分别用于接收第一控制信号和第二控制信号；在所述第四一晶体管的栅极处于高电平的情况下，控制所述第四一晶体管的源极将所述低电平信号线的信号输入到所述第四一晶体管的漏极；在所述第四二晶体管的栅极处于高电平的情况下，控制所述第四二晶体管的源极将所述低电平信号线的信号输入到所述第四二晶体管的漏极。结合第一方面以及上述第一方面的任意一种实现，在第一方面的第六种实现当中，所述下拉维持模块包括反相器、第五一晶体管以及第五二晶体管；所述反相器的输入端与所述栅极信号点连接，所述反相器的输出端与所述第五一晶体管的栅极以及所述第五二晶体管的栅极连接；所述第五一晶体管的漏极与所述水平扫描线连接，所述第五一晶体管的源极与所述下拉模块的第三端口连接；所述第五二晶体管的漏极与所述栅极信号点连接，所述第五二晶体管的源极与所述下拉模块的第三端口连接；在所述反相器的输入端处于低电平的情况下，所述反相器的输出端向所述第五一晶体管的栅极输出高电平，控制所述低电平信号线的信号从所述第五一晶体管的源极传输出到所述五一晶体管的漏极。结合第一方面以及上述第一方面的任意一种实现，在第一方面的第七种实现当中，所述自举模块包括第一电容；所述第一电容的一端与所述栅极信号点连接，另一端与所述水平扫描线连接。结合第一方面的第六种实现，在第一方面的第八种实现当中，所述反相器包括第五三晶体管、第五四晶体管、第五五晶体管以及第五六晶体管；所述栅极信号点与所述第五五晶体管的栅极以及所述第五六晶体管的栅极连接；所述第五五晶体管的源极以及所述第五六晶体管的源极与所述下拉模块的第三端口连接；所述第五五晶体管的漏极与所述第五三晶体管的源极以及所述五四晶体管的栅极连接；所述第五六晶体管的漏级与所述五四晶体管的源极、所述五一晶体管的栅极连接以及所述五二晶体管的栅极连接；所述五三晶体管的栅极、所述五三晶体管的漏极以及所述五四晶体管的漏极连接。第二方面，本专利技术实施例提供了一种驱动电路，其特征在于，所述驱动电路包括多个如权利要求1-9任一项所述的栅极驱动器；所述栅极驱动器的所述信号下传模块还含有第三端口；所述栅极驱动器的所述上拉控制模块还含有第二端口；第N级栅极驱动器的所述信号下传模块的第三端口与第(N+1)级栅极驱动器的所述上拉控制模块的第二端口连接。本专利技术实施例通过利用下拉模块与上拉模块共同拉低水平扫描线上的电平，可以有效改善栅极驱动器的下拉效果，提高电路的稳定性。附图说明为了更清楚地说明本专利技术实施例技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍。图1是本专利技术实施例提供的一种栅极驱动本文档来自技高网...

【技术保护点】
一种栅极驱动器，其特征在于，包括上拉控制模块、下拉维持模块、上拉模块、信号下传模块、下拉模块以及自举模块；所述上拉控制模块含有第一端口；所述下拉维持模块含有第一端口、第二端口以及第三端口；所述上拉模块含第一端口、第二端口以及第三端口；所述信号下传模块含有第一端口以及第二端口；所述下拉模块含有第一端口、第二端口、第三端口、第四端口以及第五端口；所述自举模块含有第一端口以及第二端口；所述上拉控制模块的第一端口、所述上拉模块的第一端口、所述信号下传模块的第一端口、所述下拉模块的第一端口、所述下拉维持模块的第一端口与所述自举模块的第一端口连接，连接点为栅极信号点；所述下拉维持模块的第二端口、所述下拉模块的第二端口、所述自举模块的第二端口以及所述上拉模块的第二端口分别与水平扫描线连接；所述下拉维持模块的第三端口以及所述下拉模块的第三端口分别与低电平信号线连接；所述上拉模块的第三端口以及所述信号下传模块的第二端口分别与时钟信号线连接；所述上拉控制模块用于对所述栅极信号点预充电，在所述栅极信号点处于高电平的情况下，控制所述上拉模块将所述时钟信号线的信号输出到所述水平扫描线；在所述下拉模块的第四端口接收到的第一控制信号为高电平的情况下，所述下拉模块将所述低电平信号线的信号输出到所述水平扫描线；在所述下拉模块的第五端口接收到的第二控制信号为高电平的情况下，所述下拉模块将所述低电平信号线的信号输出到所述栅极信号点，控制所述下拉维持模块输出所述低电平信号线的信号到所述水平扫描线；所述自举模块用于提高并维持所述栅极信号点的电平；所述信号下传模块用于在所述栅极信号点为高电平的情况下，将所述时钟信号线的信号传送给其他电子器件。...

【技术特征摘要】
1.一种栅极驱动器，其特征在于，包括上拉控制模块、下拉维持模块、上拉模块、信号下传模块、下拉模块以及自举模块；所述上拉控制模块含有第一端口；所述下拉维持模块含有第一端口、第二端口以及第三端口；所述上拉模块含第一端口、第二端口以及第三端口；所述信号下传模块含有第一端口以及第二端口；所述下拉模块含有第一端口、第二端口、第三端口、第四端口以及第五端口；所述自举模块含有第一端口以及第二端口；所述上拉控制模块的第一端口、所述上拉模块的第一端口、所述信号下传模块的第一端口、所述下拉模块的第一端口、所述下拉维持模块的第一端口与所述自举模块的第一端口连接，连接点为栅极信号点；所述下拉维持模块的第二端口、所述下拉模块的第二端口、所述自举模块的第二端口以及所述上拉模块的第二端口分别与水平扫描线连接；所述下拉维持模块的第三端口以及所述下拉模块的第三端口分别与低电平信号线连接；所述上拉模块的第三端口以及所述信号下传模块的第二端口分别与时钟信号线连接；所述上拉控制模块用于对所述栅极信号点预充电，在所述栅极信号点处于高电平的情况下，控制所述上拉模块将所述时钟信号线的信号输出到所述水平扫描线；在所述下拉模块的第四端口接收到的第一控制信号为高电平的情况下，所述下拉模块将所述低电平信号线的信号输出到所述水平扫描线；在所述下拉模块的第五端口接收到的第二控制信号为高电平的情况下，所述下拉模块将所述低电平信号线的信号输出到所述栅极信号点，控制所述下拉维持模块输出所述低电平信号线的信号到所述水平扫描线；所述自举模块用于提高并维持所述栅极信号点的电平；所述信号下传模块用于在所述栅极信号点为高电平的情况下，将所述时钟信号线的信号传送给其他电子器件。2.根据权利要求1所述的栅极驱动器，其特征在于，所述第一控制信号与所述第二控制信号不相同。3.根据权利要求1所述的栅极驱动器，其特征在于，所述上拉控制模块包括：第一一晶体管；所述第一一晶体管的源极与所述栅极信号点连接；在所述第一一晶体管的栅极处于高电平的情况下，控制所述第一一晶体管的漏极将接收到的信号输入到所述第一一晶体管的源极。4.根据权利要求1所述的栅极驱动器，其特征在于，所述上拉电路包括第二一晶体管；所述第二一晶体管的栅极与所述栅极信号点连接；所述第二一晶体管的漏极与所述信号下传模块的第二端口连接；所述第二一晶体管的源极与所述水平扫描线连接；在所述第二一晶体管的栅极处于高电平的情况下，控制所述第二一晶体管的漏极将所述时钟信号线的信号输入到所述第二一晶体管的源极。5.根据权利要求1所述的栅极驱动器，其特征在于，所述信号下传模块包括第三一晶体管；所述第三一晶体管的栅极与所述栅极信号点连接；所述第三一晶体管的漏极与所述上拉模块...

【专利技术属性】
技术研发人员：陈帅，
申请(专利权)人：深圳市华星光电技术有限公司，
类型：发明
国别省市：广东,44