显示面板和监测选通驱动电路的特性的方法技术

显示面板和监测选通驱动电路的特性的方法。本公开涉及具有选通驱动电路的显示面板和监测选通驱动电路的特性的方法，选通驱动电路包括连接到上拉晶体管和下拉电阻中的至少一个的测试晶体管晶体管。测试晶体管响应于在测量模式下产生的测试使能信号的选通导通电压而导通以形成包括上拉晶体管和下拉晶体管中的至少一个的闭合回路。

【技术实现步骤摘要】
显示面板和监测选通驱动电路的特性的方法
本公开涉及一种显示设备，并且更具体地说，涉及一种具有选通驱动电路的显示面板和监测选通驱动电路的特性的方法。
技术介绍
显示设备包括：数据驱动电路，其将数据信号提供给像素阵列的数据线；选通驱动电路(或扫描驱动电路)，其将与数据信号同步的扫描脉冲(或扫描脉冲)依次提供到像素阵列的选通线(或扫描线)；以及定时控制器，其控制数据驱动电路和选通驱动电路。每个像素包括薄膜晶体管(TFT)，该薄膜晶体管响应于选通脉冲向像素电极提供数据线的电压。选通脉冲在选通高电压(VGH)和选通低电压(VGL)之间摆动。选通高电压VGH被设置为高于像素TFT的阈值电压的电压，并且选通低电压VGL被设置为低于像素TFT的阈值电压的电压。近来，已经开发了将具有像素阵列的选通驱动电路嵌入到显示面板中的技术。在下文中，嵌入到显示面板中的选通驱动电路被称为“面板中选通(GIP)”。GIP电路包括移位寄存器。移位寄存器包括多个级联连接状态，并且在移位时钟定时移位输出电压。移位寄存器的每个级包括：上拉晶体管T1，其响应于Q节点的电压而对输出端子OUT(n)进行充电以增大输出电压；下拉晶体管T2，其响应于QB节点的电压对输出端子OUT(n)进行放电以降低输出电压；以及开关电路，其对Q节点和QB节点进行充电和放电，如图1和2所示。输出端子OUT(n)连接到显示面板的选通线。将输出电压作为第n个选通脉冲施加到选通线。当移位时钟CLK在Q节点被选通高电压VGH预充电的情况下输入到漏极时，上拉晶体管T1用移位时钟CLK的电压VGH对输出端子进行充电。当QB电压被VGH充电时，下拉晶体管T2将输出端子连接到施加选通低电压VGL的GVSS端子，以将输出端子的电压Vout(n)放电到VGL。开关电路2响应于设置信号SET对Q节点进行充电，并响应于复位信号RST对Q节点进行放电。开关电路2以与使用反向器对Q节点进行充电/放电的方式相反的方式对QB节点进行充电/放电。设置信号SET可以是从前一级输入的起始脉冲或进位信号。复位信号RST可以是用于同时对所有级进行初始化的复位信号或从下一级输入的进位信号。构成GIP电路的晶体管可以被实现为金具有属氧化物半导体场效应晶体管(MOSFET)结构中的TFT。GIP电路通过相同的制造工艺与显示面板的基板上的像素阵列的TFT一起形成，因此具有与像素阵列的TFT相似的结构。GIP电路的晶体管与直接位于显示面板的基板上的像素阵列的TFT阵列通过相同的制造工艺一起同时形成。在全高清(FHD)显示设备的情况下，在显示面板的基板上配置有1080条选通线和连接至选通线的GIP电路。在诸如TV的大型显示设备中，GIP电路可以布置在显示面板的两侧上，以便减小选通脉冲波形的RC延迟。在GIP电路中，上拉晶体管T1和下拉晶体管T2需要高电流驱动能力，因此它们比构成开关电路2的其它晶体管更大，并且具有与其它晶体管不同的驱动特性。由于GIP电路直接形成在显示面板的基板上，因此GIP电路中的缺陷很大程度上影响显示面板的产量。为了解决该问题，需要一种监测GIP电路的特性的方法。然而，难以在不对显示面板进行破坏性分析的情况下测量GIP电路的晶体管特性。特别地，由于直接输出GIP电路中的选通脉冲的上拉晶体管和下拉晶体管极大地影响显示面板的性能和寿命，因此测量它们的特性非常重要。在高分辨率模型的情况下，已经研究了使用包括具有高迁移率的氧化物半导体的氧化物TFT来制造GIP电路的方法。通过在制造过程中改变氧化物TFT所暴露于的氢和氧的浓度，可以容易地改变氧化物TFT的特性。当氧化物半导体中的氢含量增加时，由于掺杂效应，阈值电压Vth负偏移。根据在有机发光二极管(OLED)显示器的显示面板基板上用作下部无机膜的氮化物膜(SiNx)或氧化物膜(SiO2)的氢含量，产生氧化物TFT特性偏差，并且随着TFT尺寸的增加，这种特性偏差增大。在GIP电路中难以控制大的氧化物TFT的特性。在柔性面板的情况下，氧化物TFT特性根据添加到聚酰亚胺(PI)基底中的无机膜的特性而变化。因此，难以使氧化物TFT特性稳定，因此需要用于监测氧化物TFT特性的方法。
技术实现思路
本公开提供一种具有选通驱动电路的显示面板以及监测该选通驱动电路的特性的方法，所述显示面板可以在不会对显示面板进行破坏性分析的情况下测量GIP电路中的大尺寸晶体管的特性。本公开的附加特征和优点将在下面的描述中阐述，并且部分将从描述中显而易见，或者可以通过本公开的实践来了解。本公开的其它优点将通过在书面说明书及其权利要求书以及附图中具体指出的结构来实现和获得。为了实现这些和其它优点并且根据本公开的目的，如实施和广泛描述的，本公开的一种包括通过基板上的选通线相互连接的像素阵列和至少一个选通驱动电路的显示面板，所述选通驱动电路中的每一个包括移位寄存器，所述移位寄存器中的每一级包括：上拉晶体管，所述上拉晶体管连接到施加了时钟信号的时钟线并且响应于Q节点的电压而导通以增加所述选通线的电压；下拉晶体管，所述下拉晶体管响应于QB节点的电压而导通以将所述选通线连接到施加了选通截止电压的低电压线，从而降低所述选通线的电压；以及至少一个测试晶体管，所述至少一个测试晶体管各自连接到所述上拉晶体管和所述下拉晶体管中的至少一个。所述选通驱动电路的所述上拉晶体管、所述下拉晶体管和所述测试晶体管与所述像素阵列的晶体管一起布置在所述显示面板的所述基板上，所述像素阵列显示用于显示输入图像。所述测试晶体管响应于在测量模式下产生的测试使能信号的选通导通电压而导通，以形成包括所述上拉晶体管和所述下拉晶体管中的至少一个的闭合回路。根据本公开的另一方案，一种包括至少一个选通驱动电路、数据驱动电路和像素阵列的显示面板，所述至少一个选通驱动电路和所述数据驱动电路通过选通线和数据线分别连接到所述像素阵列，所述至少一个选通驱动电路中的每一个包括移位寄存器，所述移位寄存器中的每一级包括：上拉晶体管，所述上拉晶体管连接到施加了时钟信号的时钟线并且通过Q节点的电压导通并且增加所述选通线的电压；下拉晶体管，所述下拉晶体管将所述选通线连接到施加了选通截止电压的低电压线，通过QB节点的电压导通并且降低所述选通线的电压；以及至少一个测试晶体管，所述至少一个测试晶体管各自连接到所述上拉晶体管和所述下拉晶体管中的至少一个并且通过在测量模式下产生的测试使能信号的选通导通电压而导通，其中，当在所述测量模式下测量所述闭合回路的电阻时，所述上拉晶体管和所述下拉晶体管形成闭合回路，并且使用所述闭合回路的所述电阻来确定所述上拉晶体管和所述下拉晶体管中的至少一个是否有缺陷。所述基板包括第一选通驱动电路和第二选通驱动电路。所述第一选通驱动电路和所述第二选通驱动电路中的每一个包括多个上拉晶体管、多个下拉晶体管和至少一个测试晶体管。所述测试晶体管响应于所述测量模式下的测试使能信号的选通导通电压而导通。所述测试晶体管包括施加了所述测试使能信号的栅极、施加了测试控制电压的第一电极和连接到所述Q节点的第二电极。所述测试控制电压被设置为所述上拉晶体管的线性操作电压。所述闭合回路包括连接到所述第一选通驱动电路的第一时钟线、所述第一选通驱动电路的上拉晶体管、所述选通线、所本文档来自技高网...

【技术保护点】
一种包括通过基板上的选通线相互连接的像素阵列和至少一个选通驱动电路的显示面板，所述至少一个选通驱动电路中的每一个包括移位寄存器，所述移位寄存器中的每一级包括：上拉晶体管，所述上拉晶体管连接到施加了时钟信号的时钟线并且响应于Q节点的电压而导通以增加所述选通线的电压；下拉晶体管，所述下拉晶体管响应于QB节点的电压而导通以将所述选通线连接到施加了选通截止电压的低电压线，从而降低所述选通线的电压；以及至少一个测试晶体管，所述至少一个测试晶体管各自连接到所述上拉晶体管和所述下拉晶体管中的至少一个，其中，所述至少一个选通驱动电路中的每一个的所述上拉晶体管、所述下拉晶体管和所述测试晶体管与显示输入图像的所述像素阵列的晶体管一起布置在所述显示面板的所述基板上，并且其中，所述测试晶体管响应于在测量模式下产生的测试使能信号的选通导通电压而导通，以形成包括所述上拉晶体管和所述下拉晶体管中的至少一个的闭合回路。

【技术特征摘要】
2016.10.24 KR 10-2016-01384231.一种包括通过基板上的选通线相互连接的像素阵列和至少一个选通驱动电路的显示面板，所述至少一个选通驱动电路中的每一个包括移位寄存器，所述移位寄存器中的每一级包括：上拉晶体管，所述上拉晶体管连接到施加了时钟信号的时钟线并且响应于Q节点的电压而导通以增加所述选通线的电压；下拉晶体管，所述下拉晶体管响应于QB节点的电压而导通以将所述选通线连接到施加了选通截止电压的低电压线，从而降低所述选通线的电压；以及至少一个测试晶体管，所述至少一个测试晶体管各自连接到所述上拉晶体管和所述下拉晶体管中的至少一个，其中，所述至少一个选通驱动电路中的每一个的所述上拉晶体管、所述下拉晶体管和所述测试晶体管与显示输入图像的所述像素阵列的晶体管一起布置在所述显示面板的所述基板上，并且其中，所述测试晶体管响应于在测量模式下产生的测试使能信号的选通导通电压而导通，以形成包括所述上拉晶体管和所述下拉晶体管中的至少一个的闭合回路。2.根据权利要求1所述的显示面板，其中，所述至少一个选通驱动电路中的每一个包括第一选通驱动电路和第二选通驱动电路，其中，所述第一选通驱动电路和所述第二选通驱动电路中的每一个包括多个上拉晶体管、多个下拉晶体管和至少一个测试晶体管。3.根据权利要求2所述的显示面板，其中，所述测试晶体管响应于所述测量模式下的所述测试使能信号的所述选通导通电压而导通，并且所述测试晶体管具有施加了所述测试使能信号的栅极、施加了测试控制电压的第一电极和连接到所述Q节点的第二电极，其中，所述测试控制电压被设置为所述上拉晶体管的线性操作电压。4.根据权利要求3所述的显示面板，其中，所述闭合回路包括连接到所述第一选通驱动电路的第一时钟线、所述第一选通驱动电路的上拉晶体管、所述选通线、所述第二选通驱动电路的上拉晶体管和连接到所述第二选通驱动电路的第二时钟线，并且在所述测量模式下由测量设备测量所述闭合回路的电阻。5.根据权利要求2所述的显示面板，其中，所述测试晶体管响应于在所述测量模式下产生的所述测试使能信号的所述选通导通电压而导通，并且所述测试晶体管具有施加了所述测试使能信号的栅极、连接到所述QB节点的第一电极和施加了测试控制电压的第二电极，其中，所述测试控制电压被设置为所述下拉晶体管的线性操作电压。6.根据权利要求5所述的显示面板，其中，所述闭合回路包括连接到所述第一选通驱动电路的低电压线、所述第一选通驱动电路的下拉晶体管、所述选通线、所述第二选通驱动电路的下拉晶体管和连接到所述第二选通驱动电路的所述低电压线，并且在所述测量模式下由测量设备测量所述闭合回路的电阻。7.根据权利要求2所述的显示面板，其中，所述测试晶体管包括响应于在所述测量模式下产生的所述测试使能信号的所述选通导通电压而导通的第一测试晶体管和第二测试晶体管，其中，所述第一测试晶体管具有施加了所述测试使能信号的栅极、施加了测试控制电压的第一电极和连接到所述Q节点的第二电极，其中，所述第二测试晶体管具有施加了所述测试使能信号的栅极、连接到所述QB节点的第一电极和施加了所述测试控制电压的第二电极，其中，所述测试控制电压被设置为所述上拉晶体管和所述下拉晶体管的线性操作电压。8.根据权利要求7所述的显示面板，其中，所述闭合回路包括：第一闭合回路，所述第一闭合回路包括连接到所述第一选通驱动电路的第一时钟线、所述第一选通驱动电路的上拉晶体管、所述第一选通驱动电路的下拉晶体管和连接到所述第一选通驱动电路的低电压线；以及第二闭合回路，所述第二闭合回路包括连接到所述第二选...

【专利技术属性】
技术研发人员：丁海允，金东润，柳允烈，
申请(专利权)人：乐金显示有限公司，
类型：发明
国别省市：韩国,KR