带有可控相位节点振铃的开关电路制造技术

技术编号:17798182 阅读:27 留言:0更新日期:2018-04-25 21:42
本发明专利技术涉及一种开关电路,包括导电类型相同的一个第一MOS晶体管和一个第二MOS晶体管,并联在开关电路的第一端和第二端之间,第一和第二MOS晶体管具有各自的栅极端,耦合到控制端上,以接收控制信号,接通或断开第一和第二MOS晶体管。第一MOS晶体管的特征在于第一反向栅极至漏极电容(Crss),第二MOS晶体管的特征在于第二Crss,第二Crss大于第一Crss。

【技术实现步骤摘要】
带有可控相位节点振铃的开关电路
本专利技术主要涉及集成电路,更确切的说是关于具有金属-氧化物-半导体场效应晶体管(MOSFET)的集成电路器件。
技术介绍
微处理器和存储设备等集成电路在每个器件上都含有多个MOSFET晶体管,提供配置逻辑设计和/或数据存储所需的基本开关功能。在一个示例中,降压变换器等直流到直流功率转换器通常配置MOSFET作为其开关器件。尤其是降压转换器广泛应用于将较高输入电压转换成较低输出电压的行业。同步降压转换器包括一对开关器件,串联耦合在输入电压源。开关器件通常为MOSFET。图1表示传统的降压转换器,包括一个高端开关(HSFET)和一个低端开关(LSFET)。高端开关102耦合到电压源(Vin),低端开关104接地。通常包括一个电感器(L)和一个电容器(Cout)的输出滤波器,漏极端这对开关102和104形成的结(即相位节点或开关节点)105,以便为负载提供输出电压。控制器110驱使开关,将输出滤波器连接到电压源或接地,以便将输出电压维持在预置水平。同步绝缘区设计中的问题之一在于电压过冲,以及相位节点处的振铃。由于对较高性能器件的要求不断提高,人们希望高端MOSFET的开关速度越来越快。开关速度越快,相位节点的电压转换越快。快速的电压转换可能导致低端开关无意中接通,导致转换器失效,降低效率。另外,由于振铃的大小是高端MOSFET的开关速度的函数,因此这可能会引起相位节点振铃。相位节点电压尖峰可能导致功率开关失效或不必要的压力。利用多种技术,控制相位节点振铃。如图1所示,升压电阻器RBOOT和高端栅极电阻器RGH已经包含在图1所示的同步降压转换器中,用于控制相位节点振铃现象。确切地说,升压电阻器RBOOT可以减缓高端MOSFET的接通,而不影响断开。另外,高端栅极电阻器RGH与栅极串联,可以增大高端MOSFET的接通和断开时间,控制相位节点上升和下降的振铃。另一个建议是在低端开关中集成肖特基二极管,以降低恢复电荷,从而避免在相位节点处出现电压尖峰。有必要设计一种开关电路,可以适当地控制同步降压转换器的相位节点振铃。正是在这样的背景下,提出了本专利技术的实施例。
技术实现思路
本专利技术的目的在于提出一种带有可控相位节点振铃的开关电路,以改善现有技术中的一个或多个问题。本专利技术的一个方面在于提出一种具有第一端、第二端和控制端的开关电路,包括:具有相同导电类型的一个第一MOS晶体管和一个第二MOS晶体管,并联在第一端和第二端之间,第一和第二MOS晶体管各自的栅极端耦合到控制端,以接收控制信号,接通或断开第一和第二MOS晶体管;其中第一MOS晶体管具有第一反向栅极至漏极电容Crss,第二MOS晶体管具有第二反向栅极至漏极电容Crss,其中第二MOS晶体管的Crss大于第一MOS晶体管的Crss。其中,第一MOS晶体管具有第一晶体管区,第二MOS晶体管具有第二晶体管区,第二晶体管区是第一晶体管区的一小部分。其中,第一MOS晶体管和第二MOS晶体管为分立的MOS晶体管。其中,第一MOS晶体管和第二MOS晶体管形成在一个公共半导体衬底的一个公共有源器件区中。其中,第二MOS晶体管的第二晶体管区占公共有源器件区总面积的0.1%至15%之间。其中,每个第一MOS晶体管和第二MOS晶体管都由一个或多个沟槽晶体管构成,一个或多个沟槽晶体管中的每个晶体管都具有一个形成在公共半导体衬底上半导体层沟槽中的栅极端,一个形成在半导体层中的本体区以及一个形成在沟槽附近的源极区。其中,第二MOS晶体管的一个或多个沟槽晶体管中的每个沟槽晶体管都包括一个沟槽和栅极,形成在半导体层中,且比第一MOS晶体管的一个或多个沟槽晶体管延伸到更深处。其中,第一和第二MOS晶体管的一个或多个沟槽晶体管中的每个沟槽都形成到公共深度,半导体层中所形成的本体区的深度对于第一MOS晶体管来说大于第二MOS晶体管。其中,开关电路为降压转换器的高端开关。其中,降压转换器包括具有一个输入端、一个输出端和一个低端控制端的低端开关,其中第二端连接到输入端。本专利技术的另一个方面在于提出一种用于制备开关电路的方法,包括:在第一导电类型的半导体层中,制备一个沟槽晶体管晶胞阵列,沟槽晶体管晶胞由沟槽栅极结构限定,每个所述的栅极沟槽结构都包括一个形成在半导体层中的沟槽,以及一个形成在沟槽中的绝缘栅电极;在沟槽晶体管晶胞的第一子集中,制备与第一导电类型相反的第二导电类型的第一本体区,第一本体区和沟槽晶体管晶胞的第一子集的沟槽从第一本体区底部到第一子集中栅极沟槽底部的第一距离与第一反向栅极至漏极电容Crss有关;在沟槽晶体管晶胞的第二子集中,制备与第一导电类型相反的第二导电类型的第二本体区,第二本体区和沟槽晶体管晶胞的第二子集的沟槽从第二本体区底部到第二子集中栅极沟槽底部的第二距离与第二反向栅极至漏极电容Crss有关,其中第二距离大于第一距离;并且在沟槽晶体管晶胞的阵列中制备源极区。其中,制备沟槽晶体管晶胞阵列包括在第二子集中制备栅极沟槽,使得第二子集中栅极沟槽底部的深度大于第一子集中栅极沟槽底部的深度,并且其中制备第一和第二本体区包括制备第一本体区,使得第一本体区底部与第二本体区底部的深度相同。其中,在第二子集中制备栅极沟槽,使得第二子集中栅极沟槽底部的深度大于第一子集中栅极沟槽底部的深度,包括在第一和第二子集中将沟槽刻蚀到第一深度,用掩膜保护第一子集中的沟槽,同时保留第二子集中的沟槽不带掩膜,将第二子集中的沟槽刻蚀到第二深度,第二深度比第一深度更深。其中,在第二子集中制备栅极沟槽使得第二子集中栅极沟槽底部的深度大于第一子集中栅极沟槽底部的深度,包括利用第一沟槽掩膜,将第二子集中的沟槽刻蚀到特定深度,然后利用第二沟槽掩膜,刻蚀第一子集中的沟槽,同时保留第二子集中的沟槽不带掩膜,将第二子集中的沟槽刻蚀到第二深度,第二深度比第一深度更深。其中,制备沟槽晶体管晶胞的阵列包括在第一和第二子集中制备栅极沟槽到第一和第二子集中栅极沟槽底部的公共深度,其中制备第一和第二本体区包括制备第一本体区,使得第二本体区的底部深度大于第一本体区底部深度。其中,制备第一本体区使得第二本体区底部深度大于第一本体区底部深度,包括利用第一注入工艺,在第一注入能量下制备第一和第二本体区到第一深度,用掩膜保护第二本体区不被第二次注入,同时保留第一本体区不带掩膜,在第一本体区中第二能量下进行第二次注入,第二能量大于第一能量。其中,制备沟槽晶体管晶胞的阵列包括在第二子集中制备栅极沟槽,使得第二子集中栅极沟槽的底部深度大于第一子集中栅极沟槽的底部深度,其中制备第一和第二本体区包括制备第一本体区,使得第二本体区底部深度大于第一本体区底部深度。阅读以下详细说明的实施例并参照各种附图,本专利技术的这些特点和优势对于本领域的技术人员来说,无疑将显而易见。附图说明图1表示一种传统的降压转换器的电路图;图2表示依据本专利技术的各个方面,一种开关电路的电路图;图3A表示部分传统的沟槽MOSFET的剖面示意图;图3表示图2所示的开关电路的示例布局;图4A-4N表示在本专利技术的一个实施例中,用于制备图2所示开关电路的制备工艺剖面图;图5A-5J表示在本专利技术的一个可选实施例中,用于图2所示开关电路的制备工艺剖面图;图6表示依据本专利技术的各本文档来自技高网
...
带有可控相位节点振铃的开关电路

【技术保护点】
一种具有第一端、第二端和控制端的开关电路,其特征在于,该开关电路包括:具有相同导电类型的一个第一MOS晶体管和一个第二MOS晶体管,并联在第一端和第二端之间,第一和第二MOS晶体管各自的栅极端耦合到控制端,以接收控制信号,接通或断开第一和第二MOS晶体管;其中第一MOS晶体管具有第一反向栅极至漏极电容Crss,第二MOS晶体管具有第二反向栅极至漏极电容Crss,其中第二MOS晶体管的Crss大于第一MOS晶体管的Crss。

【技术特征摘要】
2016.10.14 US 15/294,5181.一种具有第一端、第二端和控制端的开关电路,其特征在于,该开关电路包括:具有相同导电类型的一个第一MOS晶体管和一个第二MOS晶体管,并联在第一端和第二端之间,第一和第二MOS晶体管各自的栅极端耦合到控制端,以接收控制信号,接通或断开第一和第二MOS晶体管;其中第一MOS晶体管具有第一反向栅极至漏极电容Crss,第二MOS晶体管具有第二反向栅极至漏极电容Crss,其中第二MOS晶体管的Crss大于第一MOS晶体管的Crss。2.如权利要求1所述的开关电路,其特征在于,第一MOS晶体管具有第一晶体管区,第二MOS晶体管具有第二晶体管区,第二晶体管区是第一晶体管区的一小部分。3.如权利要求1所述的开关电路,其特征在于,第一MOS晶体管和第二MOS晶体管为分立的MOS晶体管。4.如权利要求1所述的开关电路,其特征在于,第一MOS晶体管和第二MOS晶体管形成在一个公共半导体衬底的一个公共有源器件区中。5.如权利要求4所述的开关电路,其特征在于,第二MOS晶体管的第二晶体管区占公共有源器件区总面积的0.1%至15%之间。6.如权利要求1所述的开关电路,其特征在于,每个第一MOS晶体管和第二MOS晶体管都由一个或多个沟槽晶体管构成,一个或多个沟槽晶体管中的每个晶体管都具有一个形成在公共半导体衬底上半导体层沟槽中的栅极端,一个形成在半导体层中的本体区以及一个形成在沟槽附近的源极区。7.如权利要求6所述的开关电路,其特征在于,第二MOS晶体管的一个或多个沟槽晶体管中的每个沟槽晶体管都包括一个沟槽和栅极,形成在半导体层中,且比第一MOS晶体管的一个或多个沟槽晶体管延伸到更深处。8.如权利要求6所述的开关电路,其特征在于,第一和第二MOS晶体管的一个或多个沟槽晶体管中的每个沟槽都形成到公共深度,半导体层中所形成的本体区的深度对于第一MOS晶体管来说大于第二MOS晶体管。9.如权利要求1所述的开关电路,其特征在于,开关电路为降压转换器的高端开关。10.如权利要求9所述的开关电路,其特征在于,降压转换器包括具有一个输入端、一个输出端和一个低端控制端的低端开关,其中第二端连接到输入端。11.一种用于制备开关电路的方法,其特征在于,包括:在第一导电类型的半导体层中,制备一个沟槽晶体管晶胞阵列,沟槽晶体管晶胞由沟槽栅极结构限定,每个所述的栅极沟槽结构都包括一个形成在半导体层中的沟槽,以及一个形成在沟槽中的绝缘栅电极;在沟槽晶体管晶胞的...

【专利技术属性】
技术研发人员:潘继雷燮光
申请(专利权)人:万国半导体开曼股份有限公司
类型:发明
国别省市:开曼群岛,KY

网友询问留言 已有0条评论
  • 还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。

1