衬底结构、封装方法和半导体封装结构技术

技术编号:17797570 阅读:31 留言:0更新日期:2018-04-25 21:06
衬底结构包含衬底本体、至少一个第一模制区域和至少一个第二模制区域。所述衬底本体具有第一表面以及与所述第一表面相对的第二表面,并且所述衬底本体界定贯穿所述衬底本体的至少一个第一通孔。所述第一模制区域安置在所述衬底主体的所述第一表面上。所述第二模制区域安置在所述衬底本体的所述第二表面上,其中所述第一模制区域通过所述第一通孔与所述第二模制区域连通。

【技术实现步骤摘要】
衬底结构、封装方法和半导体封装结构
本专利技术涉及一种衬底结构、封装方法及半导体封装结构,尤其涉及一种能够双面模制的衬底结构,包括所述衬底结构的半导体封装结构及制造所述半导体封装结构的方法。
技术介绍
在封装体叠层(package-on-package,“POP”)结构中,单独形成两个封装(例如,顶部封装和底部封装),然后堆叠(例如,顶部封装堆叠在底部封装上)。由于两个封装每个都包括封装衬底,即,顶部封装包括顶部封装衬底,并且底部封装包括底部封装衬底,所以POP结构的总厚度大,并且无法有效地减小。此外,由于单独形成两个封装(例如,顶部封装和底部封装)再堆叠,所以制造工艺复杂;因此,可以生产的每小时产出量(unitsperhour,“UPH”)低。此外,两个封装(例如顶部封装和底部封装)之间的电互连是一个问题,特别是当发生封装衬底的翘曲时更是如此。
技术实现思路
在根据一些实施例的一个方面中,衬底结构包括衬底主体、至少一个第一模制区域和至少一个第二模制区域。所述衬底本体具有第一表面以及与所述第一表面相对的第二表面,且所述衬底本体界定贯穿所述衬底本体的至少一个第一通孔。第一模制区域安置在衬底主体的第一表面上。第二模制区域安置在衬底本体的第二表面上,其中第一模制区域通过第一通孔与第二模制区域连通。在根据一些实施例的另一方面中,一种封装方法包括:(a)提供衬底结构,其中所述衬底结构包括衬底本体、至少一个第一模制区域和至少一个第二模制区域,所述衬底本体具有第一表面以及与所述第一表面相对的第二表面,且所述衬底本体界定贯穿所述衬底本体的至少一个第一通孔,所述第一模制区域安置于所述衬底本体的所述第一表面上,并且所述第二模制区域安置于所述衬底本体的所述第二表面上;(b)提供第一塑封模具和第二塑封模具,其中所述衬底结构夹在所述第一塑封模具和所述第二塑封模具之间,所述第一塑封模具界定对应于所述衬底的所述第一模制区域的至少一个第一腔体,所述第二塑封模具界定对应于所述衬底结构的所述第二模制区域的至少一个第二腔体,其中所述第一腔体通过所述第一通孔与所述第二腔体连通;以及(c)将密封剂施加到所述第一腔体和所述第二腔体,其中所述密封剂覆盖所述第一模制区域和所述第二模制区域,并且所述密封剂流过所述第一通孔。在根据一些实施例的另一方面中,一种半导体封装结构包括衬底本体、至少一个第一芯片、至少一个第一密封剂、至少一个第二芯片、至少一个第二密封剂和至少一个第三密封剂。所述衬底本体具有第一表面以及与所述第一表面相对的第二表面,且所述衬底本体界定贯穿所述衬底本体的至少一个第一通孔。第一芯片安置在衬底本体的第一表面上。第一密封剂安置于衬底本体的第一表面上并且覆盖第一芯片。第二芯片安置在衬底本体的第二表面上。第二密封剂安置于衬底本体的第二表面上并且覆盖第二芯片。第三密封剂安置于第一贯通孔内,并连接第一密封剂与第二密封剂。第三密封剂、第一密封剂和第二密封剂一体成型。附图说明图1示出根据本专利技术的一或多个实施例的衬底结构的俯视图。图2示出沿图1的衬底结构的线2-2截取的剖面图。图3示出根据本专利技术的一或多个实施例的衬底结构的俯视图。图4示出图3的衬底结构的仰视图。图5示出沿图4的线5-5截取的剖面图。图6示出根据本专利技术的一或多个实施例的衬底结构的仰视图。图7示出沿图6的线7-7截取的截面图。图8示出根据本专利技术的一或多个实施例的衬底结构的俯视图。图9示出图8的衬底结构的仰视图。图10示出沿图9的线10-10截取的剖面图。图11示出根据本专利技术的一或多个实施例的半导体封装结构的透视图。图12示出沿着图11的线12-12截取的剖面图。图13示出根据本专利技术的一或多个实施例的半导体封装结构的俯视透视图。图14示出图13的半导体封装结构的仰视透视图。图15示出沿图13的线15-15截取的剖面图。图16示出根据本专利技术的一或多个实施例的半导体封装结构的俯视透视图。图17示出图16的半导体封装结构的仰视透视图。图18示出沿着图16的线18-18截取的剖面图。图19、图20、图21、图22和图23示出根据本专利技术的一或多个实施例的封装方法。图24、图25、图26、图27、图28和图29示出根据本专利技术的一或多个实施例的封装方法。图30示出根据本专利技术的一或多个实施例的封装方法。图31、图32、图33、图34、图35和图36示出根据本专利技术的一或多个实施例的封装方法。具体实施方式为了解决POP结构的问题,在衬底上执行双面模制技术(dualsidemoldingtechnique)。在双面模制中,上模制化合物(uppermoldingcompound)和下模制化合物(lowermoldingcompound)可以在不同的时间形成在印刷电路板(“PCB”)衬底上。例如,在PCB衬底的顶表面上形成上模制化合物,然后在上模制化合物固化之后,在PCB衬底的底表面上形成下模制化合物,然后固化。因此,在两个不同的时间进行至少两个热处理;因此,由于在不同时间的两个模制过程,因此制造成本高。此外,UPH仍然低,并且在模制化合物的固化过程期间对PCB衬底的翘曲控制仍然是个问题。本专利技术提供了具有多个通孔的改进的衬底结构以及封装方法的改进技术。本专利技术的半导体衬底和技术适用于多个模制(moldings)同时固化的双面模制。特别地,通孔可以设计在特定位置。通孔的一端的开口可以在衬底结构的第一表面上的第一模制区域(firstmoldarea)内,并且通孔的另一端的开口可以在衬底结构的第二表面上的第二模制区域(secondmoldarea)内。也就是说,第一模制区域可以通过通孔与第二模制区域连通(例如,流体连通)。因此,在模制过程(moldingprocess)期间,密封剂(encapsulant)可以安置在第一模制区域上,并且可以通过通孔进入第二模制区域。然后,可以同时固化第一模制区域上、通孔中和第二模制区域上的密封剂。因此,可以进行单次的热处理,并且在模制化合物(moldingcompound)的固化过程期间衬底结构不太可能变形。图1示出根据本专利技术的一或多个实施例的衬底结构1的俯视图。图2示出沿图1的衬底结构1的线2-2截取的剖面图。衬底结构1可以是封装衬底(packagesubstrate),并且可以包含衬底主体10、第一电路层111、第二电路层112、至少一个第一模制区域12、至少一个第二模制区域14、至少一个第一芯片接合区域(firstchipbondingarea)16和至少一个第二芯片接合区域(secondchipbondingarea)18。如图1所示,衬底结构1可为条型(striptype)衬底结构。可替代地,衬底结构1可以是面板型(paneltype)衬底结构。应当注意,图1示出衬底结构1的左部分,其可以与衬底结构1的右部分对称。衬底主体10的材料可以包括玻璃增强环氧树脂材料(例如FR4)、双马来酰亚胺三嗪(bismaleimidetriazine,“BT”)、环氧树脂、硅、印刷电路板(“PCB”)材料、玻璃或陶瓷。衬底本体10具有第一表面101以及与第一表面101相对的第二表面102,并且衬底本体10界定至少一个第一通孔131,所述至少一个第一通孔131贯穿衬底本体10。第一电路层111可安本文档来自技高网...
衬底结构、封装方法和半导体封装结构

【技术保护点】
一种衬底结构,其包括:衬底本体,其具有第一表面以及与所述第一表面相对的第二表面,并且所述衬底本体界定贯穿所述衬底本体的至少一个第一通孔;至少一个第一模制区域,其安置在所述衬底本体的所述第一表面上;以及至少一个第二模制区域,其安置在所述衬底主体的所述第二表面上,其中所述第一模制区域通过所述第一通孔与所述第二模制区域连通。

【技术特征摘要】
2016.10.18 US 15/296,7221.一种衬底结构,其包括:衬底本体,其具有第一表面以及与所述第一表面相对的第二表面,并且所述衬底本体界定贯穿所述衬底本体的至少一个第一通孔;至少一个第一模制区域,其安置在所述衬底本体的所述第一表面上;以及至少一个第二模制区域,其安置在所述衬底主体的所述第二表面上,其中所述第一模制区域通过所述第一通孔与所述第二模制区域连通。2.根据权利要求1所述的衬底结构,其进一步包括安置在所述衬底本体的所述第一表面上的至少一个第一芯片接合区域,其中所述第一芯片接合区域和所述第一通孔位于所述第一模制区域内,并且所述第一通孔位于所述第一芯片接合区域的外部。3.根据权利要求2所述的衬底结构,其中所述第一通孔为狭槽,并且所述第一通孔的长度在所述第一芯片接合区域的长度的三分之一至二分之一的范围内。4.根据权利要求1所述的衬底结构,其进一步包括安置在所述衬底本体的所述第二表面上的至少一个第二芯片接合区域,其中所述第二芯片接合区域与所述第一通孔位于所述第二模制区域内,并且所述第一通孔位于所述第二芯片接合区域的外部。5.根据权利要求1所述的衬底结构,其中所述衬底本体进一步界定贯穿所述衬底本体的至少一个第二通孔,并且所述第二通孔位于所述第一模制区域和所述第二模制区域的外部。6.根据权利要求1所述的衬底结构,其中所述衬底本体进一步界定贯穿所述衬底本体的至少一个排气通孔,并且所述排气通孔位于所述第一模制区域和所述第二模制区域的外部。7.根据权利要求1所述的衬底结构,其中所述第一模制区域的尺寸不同于所述第二模制区域的尺寸。8.根据权利要求1所述的衬底结构,其中所述衬底本体界定至少两行第一通孔。9.根据权利要求1所述的衬底结构,其中所述第一模制区域对应于多个第二模制区域和多个第一通孔,所述多个第二模制区域彼此分离,所述多个第一通孔中的每一个位于一个对应的第二模制区域内,并且所有所述多个第一通孔与所述第一模制区域连通。10.一种封装方法,其包括:(a)提供衬底结构,其中所述衬底结构包括衬底本体、至少一个第一模制区域和至少一个第二模制区域,所述衬底本体具有第一表面以及与所述第一表面相对的第二表面,并且所述衬底本体界定贯穿所述衬底本体的至少一个第一通孔,所述第一模制区域安置在所述衬底本体的所述第一表面上,并且所述第二模制区域安置在所述衬底本体的所述第二表面上;(b)提供第一塑封模具和第二塑封模具,其中所述衬底结构夹在所述第一塑封模具和所述第二塑封模具之间,所述第一塑封模具界定对应于所述衬底结构的所述第一模制区域的至少一个第一腔体,所述第二塑封模具界定对应于所述衬底结构的所述第二模制区域的至少一个第二腔体,其中所述第一腔体通过所述第一通孔与所述第二腔体连通;以及(c)将密封剂施加到所述第一腔体和所述第二腔体,其中所述密封剂覆盖所述第一模制区域和所述第二模制区域,并且所述密封剂流过所述第一通孔。11.根据权利要求10所述的封装方法,其中,在(a)中,所述衬底结构进一步包含至少一个第一芯片接合区域和至少一个第二芯片接合区域,所述第一芯片接合区域安置在所述衬底本体的所述第一表面上,所述第一芯片接合区域和所述第一通孔位于所述第一模制区域内,并且所述第一通孔位于所述第一芯片接合区域的外部;所述第二芯片接合区域安置...

【专利技术属性】
技术研发人员:杨昌易
申请(专利权)人:日月光半导体制造股份有限公司
类型:发明
国别省市:中国台湾,71

网友询问留言 已有0条评论
  • 还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。

1