GOA电路制造技术

技术编号:17797349 阅读:102 留言:0更新日期:2018-04-25 20:53
本发明专利技术提供一种GOA电路。本发明专利技术的GOA电路在输出模块中设置第二薄膜晶体管,通过使第二薄膜晶体管的漏极与第一薄膜晶体管的源极电性连接、栅极接入第一控制信号、源极接入第M条时钟信号,利用第一控制信号控制第二薄膜晶体管的开闭,或者通过使第二薄膜晶体管的漏极电性连接第一薄膜晶体管的源极、栅极接入第M条时钟信号、源极电性连接第一节点,以使第二薄膜晶体管仅在第M条时钟信号为高电位且第一节点为高电位时导通并在其余时刻截止,能够避免第一薄膜晶体管的源漏极之间产生电压差,降低其受到的电流应力,有效地提高了产品的品质。

GOA circuit

The invention provides a GOA circuit. The GOA circuit of the present invention sets second thin film transistors in the output module, which controls the opening and closing of the second thin film transistors by using the first control signal to control the opening and closing of the second thin film transistors by connecting the drain pole of the second thin film transistors to the source polarity of the first film transistor, the gate access to the first control signal and the source pole, and using the first control signal to control the opening and closing of the second thin film transistors. The drain electrode of the second thin film transistor connects the source of the first film transistor and the gate to the first M clock signal and the source electrode to connect the first node to make the second thin film transistors open only when the M clock signal is high and the first node is high potential and cut-off at the remaining time, so that the first film crystal can be avoided. The voltage difference between the source and drain of the body tube reduces the current stress and improves the quality of the product effectively.

【技术实现步骤摘要】
GOA电路
本专利技术涉及显示
,尤其涉及一种GOA电路。
技术介绍
液晶显示器(LiquidCrystalDisplay,LCD)具有机身薄、省电、无辐射等众多优点,得到了广泛的应用。如:液晶电视、移动电话、个人数字助理(PDA)、数字相机、计算机屏幕或笔记本电脑屏幕等,在平板显示领域中占主导地位。现有市场上的液晶显示器大部分为背光型液晶显示器,其包括液晶显示面板及背光模组(backlightmodule)。液晶显示面板的工作原理是在薄膜晶体管阵列基板(ThinFilmTransistorArraySubstrate,TFTArraySubstrate)与彩色滤光片基板(ColorFilter,CF)之间灌入液晶分子,并在两片基板上施加驱动电压来控制液晶分子的旋转方向,以将背光模组的光线折射出来产生画面。主动式液晶显示器中,每个像素电性连接一个薄膜晶体管(TFT),薄膜晶体管的栅极(Gate)连接至水平扫描线,源极(Source)连接至垂直方向的数据线,漏极(Drain)则连接至像素电极。在水平扫描线上施加足够的电压,会使得电性连接至该条水平扫描线上的所有TFT打开,从而数据线上的信号电压能够写入像素,控制不同液晶的透光度进而达到控制色彩与亮度的效果。目前主动式液晶显示面板水平扫描线的驱动主要由外接的集成电路板(IntegratedCircuit,IC)来完成,外接的IC可以控制各级水平扫描线的逐级充电和放电。而GOA技术(GateDriveronArray)即阵列基板行驱动技术,是可以运用液晶显示面板的阵列制程将栅极驱动电路制作在TFT阵列基板上,实现对栅极逐行扫描的驱动方式。GOA技术能减少外接IC的焊接(bonding)工序,有机会提升产能并降低产品成本,而且可以使液晶显示面板更适合制作窄边框或无边框的显示产品。现有的GOA电路包括级联的多级GOA单元,每一级GOA单元均包括上拉控制模块、输出模块及下拉模块,输出模块具有一第一N型薄膜晶体管,其栅极电性连接该级GOA单元的第一节点,源极接入时钟信号,漏极电性连接该级GOA单元的输出端,工作时,在一帧的时间内,多级GOA单元的上拉控制模块依次将多级GOA单元的第一节点的电位变为高电位并维持一段时间,对应地将多级GOA单元的输出模块中的第一N型薄膜晶体管打开一段时间,而时钟信号在一帧的时间内持续输出脉冲的方波,因而在多级GOA单元的输出模块的第一N型薄膜晶体管打开的时刻内第一N型薄膜晶体管的漏极输出与时钟信号对应的扫描信号,而后多级GOA单元的下拉模块依次将多级GOA单元的第一节点的电位及输出端的电位拉低,并由下拉维持模块保持低电位,以实现逐行输出扫描信号,然而,上述GOA电路中,在一帧的时间内,多级GOA单元的输出端也即输出模块中的第一N型薄膜晶体管的漏极在很长的时间内均处于低电位,而源极由于接入脉冲方波的时钟信号,其处于高电位及低电位的时间均为一帧时长的一半,使输出模块中的第一N型薄膜晶体管在很长时间内源漏极之间均具有电压差而产生电流应力(stress),长此以往,输出模块中的第一N型薄膜晶体管的电性状况会受到影响而影响正常的开闭,进而影响GOA电路的正常该工作,导致显示面板显示异常,降低产品品质。
技术实现思路
本专利技术的目的在于提供一种GOA电路,能够避免输出模块中的第一薄膜晶体管的源漏极之间产生电压差,降低其受到的电流应力,有效地提高了产品的品质。为实现上述目的,本专利技术首先提供一种GOA电路,包括级联的多级GOA单元,每一级GOA单元均包括:正反向扫描控制模块、输出模块、下拉模块以及第一电容;设N及M为正整数,除第一级、第二级、倒数第二级及最后一级GOA单元外,在第N级GOA单元中:所述正反向扫描控制模块接入正向扫描信号以及反向扫描信号,并电性连接第N-2级GOA单元的输出端、第N+2级GOA单元的输出端以及第一节点,用于根据第N-2级GOA单元的输出端的电位、第N+2级GOA单元的输出端的电位、正向扫描信号及反向扫描信号上拉第一节点的电位;所述输出模块包括第一薄膜晶体管及第二薄膜晶体管;所述第一薄膜晶体管的栅极电性连接第一节点,源极电性连接第二薄膜晶体管的漏极,漏极电性连接输出端;所述第二薄膜晶体管的栅极接入第一控制信号,源极接入第M条时钟信号;所述下拉模块接入第M+1条时钟信号、第M-1条时钟信号、正向扫描信号、反向扫描信号、恒压高电位以及恒压低电位,并电性连接第一节点及输出端,用于在第M+1条时钟信号、第M-1条时钟信号、正向扫描信号、反向扫描信号的控制下将第一节点的电位下拉至恒压低电位;所述第一电容的一端接入恒压低电位,另一端电性连接第一节点;所述第一控制信号控制第二薄膜晶体管在第一节点为高电位且第M条时钟信号为高电位时导通并在其余时刻截止。所述正反向扫描控制模块包括第三薄膜晶体管及第四薄膜晶体管,所述第三薄膜晶体管的栅极电性连接第N-2级GOA单元的输出端,源极接入正向扫描信号,漏极电性连接第一节点;所述第四薄膜晶体管的栅极电性连接第N+2级GOA单元的输出端,源极接入反向扫描信号,漏极电性连接第三薄膜晶体管的漏极;所述下拉模块包括第五薄膜晶体管、第六薄膜晶体管、第七薄膜晶体管、第八薄膜晶体管以及第九薄膜晶体管;所述第五薄膜晶体管的栅极接入正向扫描信号,源极接入第M+1条时钟信号,漏极电性连接第六薄膜晶体管的漏极;所述第六薄膜晶体管的栅极接入反向扫描信号,源极接入第M-1条时钟信号;所述第七薄膜晶体管的栅极电性连接第五薄膜晶体管的漏极,源极接入恒压高电位,漏极电性连接第二节点;所述第八薄膜晶体管的栅极电性连接第二节点,源极电性连接第一节点,漏极接入恒压低电位;所述第九薄膜晶体管的栅极电性连接第二节点,源极电性连接输出端,漏极接入恒压低电位。每一级GOA单元还包括节点控制模块及第二电容;所述节点控制模块包括第十薄膜晶体管,所述第十薄膜晶体管的栅极电性连接第一节点,源极电性连接第二节点,漏极接入恒压低电位;所述第二电容的一端电性连接第二节点,另一端接入恒压低电位。每一级GOA单元还包括稳压模块及复位模块;所述稳压模块包括第十一薄膜晶体管,所述第十一薄膜晶体管的栅极接入恒压高电位,源极及漏极分别与第三薄膜晶体管的漏极以及第一节点电性连接,从而将第三薄膜晶体管的漏极与第一节点电性连接;所述复位模块包括第十二薄膜晶体管,所述第十二薄膜晶体管的栅极及源极均接入复位信号,漏极电性连接第二节点。在第一级及第二级GOA单元中,所述第三薄膜晶体管的栅极接入电路起始信号;在倒数第二级及最后一级GOA单元中,所述第四薄膜晶体的栅极接入电路起始信号;所述第M-1条时钟信号、第M条时钟信号、第M+1条时钟信号的脉冲周期相同,占空比均为1/3,前一条时钟信号的下降沿与后一条时钟信号的上升沿同时产生。本专利技术还提供一种GOA电路,包括级联的多级GOA单元,每一级GOA单元均包括:正反向扫描控制模块、输出模块、下拉模块以及第一电容;设N及M为正整数,除第一级、第二级、倒数第二级及最后一级GOA单元外,在第N级GOA单元中:所述正反向扫描控制模块接入正向扫描信号以及反向扫描信号,并电性连接第N-2级GOA单元的输出端、第N+2级GOA单元的输出端以及第一节本文档来自技高网
...
GOA电路

【技术保护点】
一种GOA电路,其特征在于,包括级联的多级GOA单元,每一级GOA单元均包括:正反向扫描控制模块(100)、输出模块(200)、下拉模块(300)以及第一电容(C1);设N及M为正整数,除第一级、第二级、倒数第二级及最后一级GOA单元外,在第N级GOA单元中:所述正反向扫描控制模块(100)接入正向扫描信号(U2D)以及反向扫描信号(D2U),并电性连接第N‑2级GOA单元的输出端(G(N‑2))、第N+2级GOA单元的输出端(G(N+2))以及第一节点(Q(N)),用于根据第N‑2级GOA单元的输出端(G(N‑2))的电位、第N+2级GOA单元的输出端(G(N+2))的电位、正向扫描信号(U2D)及反向扫描信号(D2U)上拉第一节点(Q(N))的电位;所述输出模块(200)包括第一薄膜晶体管(T1)及第二薄膜晶体管(T2);所述第一薄膜晶体管(T1)的栅极电性连接第一节点(Q(N)),源极电性连接第二薄膜晶体管(T2)的漏极,漏极电性连接输出端(G(N));所述第二薄膜晶体管(T2)的栅极接入第一控制信号(GAS1),源极接入第M条时钟信号(CK(M));所述下拉模块(300)接入第M+1条时钟信号(CK(M+1))、第M‑1条时钟信号(CK(M‑1))、正向扫描信号(U2D)、反向扫描信号(D2U)、恒压高电位(VGH)以及恒压低电位(VGL),并电性连接第一节点(Q(N))及输出端(G(N)),用于在第M+1条时钟信号(CK(M+1))、第M‑1条时钟信号(CK(M‑1))、正向扫描信号(U2D)、反向扫描信号(D2U)的控制下将第一节点(Q(N))的电位下拉至恒压低电位(VGL);所述第一电容(C1)的一端接入恒压低电位(VGL),另一端电性连接第一节点(Q(N));所述第一控制信号(GAS1)控制第二薄膜晶体管(T2)在第一节点(Q(N))为高电位且第M条时钟信号(CK(M))为高电位时导通并在其余时刻截止。...

【技术特征摘要】
1.一种GOA电路,其特征在于,包括级联的多级GOA单元,每一级GOA单元均包括:正反向扫描控制模块(100)、输出模块(200)、下拉模块(300)以及第一电容(C1);设N及M为正整数,除第一级、第二级、倒数第二级及最后一级GOA单元外,在第N级GOA单元中:所述正反向扫描控制模块(100)接入正向扫描信号(U2D)以及反向扫描信号(D2U),并电性连接第N-2级GOA单元的输出端(G(N-2))、第N+2级GOA单元的输出端(G(N+2))以及第一节点(Q(N)),用于根据第N-2级GOA单元的输出端(G(N-2))的电位、第N+2级GOA单元的输出端(G(N+2))的电位、正向扫描信号(U2D)及反向扫描信号(D2U)上拉第一节点(Q(N))的电位;所述输出模块(200)包括第一薄膜晶体管(T1)及第二薄膜晶体管(T2);所述第一薄膜晶体管(T1)的栅极电性连接第一节点(Q(N)),源极电性连接第二薄膜晶体管(T2)的漏极,漏极电性连接输出端(G(N));所述第二薄膜晶体管(T2)的栅极接入第一控制信号(GAS1),源极接入第M条时钟信号(CK(M));所述下拉模块(300)接入第M+1条时钟信号(CK(M+1))、第M-1条时钟信号(CK(M-1))、正向扫描信号(U2D)、反向扫描信号(D2U)、恒压高电位(VGH)以及恒压低电位(VGL),并电性连接第一节点(Q(N))及输出端(G(N)),用于在第M+1条时钟信号(CK(M+1))、第M-1条时钟信号(CK(M-1))、正向扫描信号(U2D)、反向扫描信号(D2U)的控制下将第一节点(Q(N))的电位下拉至恒压低电位(VGL);所述第一电容(C1)的一端接入恒压低电位(VGL),另一端电性连接第一节点(Q(N));所述第一控制信号(GAS1)控制第二薄膜晶体管(T2)在第一节点(Q(N))为高电位且第M条时钟信号(CK(M))为高电位时导通并在其余时刻截止。2.如权利要求1所述的GOA电路,其特征在于,所述正反向扫描控制模块(100)包括第三薄膜晶体管(T3)及第四薄膜晶体管(T4),所述第三薄膜晶体管(T3)的栅极电性连接第N-2级GOA单元的输出端(G(N-2)),源极接入正向扫描信号(U2D),漏极电性连接第一节点(Q(N));所述第四薄膜晶体管(T4)的栅极电性连接第N+2级GOA单元的输出端(G(N+2)),源极接入反向扫描信号(D2U),漏极电性连接第三薄膜晶体管(T3)的漏极;所述下拉模块(300)包括第五薄膜晶体管(T5)、第六薄膜晶体管(T6)、第七薄膜晶体管(T7)、第八薄膜晶体管(T8)以及第九薄膜晶体管(T9);所述第五薄膜晶体管(T5)的栅极接入正向扫描信号(U2D),源极接入第M+1条时钟信号(CK(M+1)),漏极电性连接第六薄膜晶体管(T6)的漏极;所述第六薄膜晶体管(T6)的栅极接入反向扫描信号(D2U),源极接入第M-1条时钟信号(CK(M-1));所述第七薄膜晶体管(T7)的栅极电性连接第五薄膜晶体管(T5)的漏极,源极接入恒压高电位(VGH),漏极电性连接第二节点(P(N));所述第八薄膜晶体管(T8)的栅极电性连接第二节点(P(N)),源极电性连接第一节点(Q(N)),漏极接入恒压低电位(VGL);所述第九薄膜晶体管(T9)的栅极电性连接第二节点(P(N)),源极电性连接输出端(G(N)),漏极接入恒压低电位(VGL)。3.如权利要求2所述的GOA电路,其特征在于,每一级GOA单元还包括节点控制模块(400)及第二电容(C2);所述节点控制模块(400)包括第十薄膜晶体管(T10),所述第十薄膜晶体管(T10)的栅极电性连接第一节点(Q(N)),源极电性连接第二节点(P(N)),漏极接入恒压低电位(VGL);所述第二电容(C2)的一端电性连接第二节点(P(N)),另一端接入恒压低电位(VGL)。4.如权利要求2所述的GOA电路,其特征在于,每一级GOA单元还包括稳压模块(500)及复位模块(600);所述稳压模块(500)包括第十一薄膜晶体管(T11),所述第十一薄膜晶体管(T11)的栅极接入恒压高电位(VGH),源极及漏极分别与第三薄膜晶体管(T3)的漏极以及第一节点(Q(N))电性连接,从而将第三薄膜晶体管(T3)的漏极与第一节点(Q(N))电性连接;所述复位模块(600)包括第十二薄膜晶体管(T12),所述第十二薄膜晶体管(T12)的栅极及源极均接入复位信号(RESET),漏极电性连接第二节点(P(N))。5.如权利要求2所述的GOA电路,其特征在于,在第一级及第二级GOA单元中,所述第三薄膜晶体管(T3)的栅极接入电路起始信号(STV);在倒数第二级及最后一级GOA单元中,所述第四薄膜晶体(T4)的栅极接入电路起始信号(STV);所述第M-1条时钟信号(CK(M-1))、第M条时钟信号(CK(M))、第M+1条时钟信号(CK(M+1))的脉冲周期相同,占空比...

【专利技术属性】
技术研发人员:洪光辉
申请(专利权)人:武汉华星光电技术有限公司
类型:发明
国别省市:湖北,42

网友询问留言 已有0条评论
  • 还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。

1