阵列基板及其驱动方法、驱动电路及显示装置制造方法及图纸

本发明专利技术提供了一种阵列基板及其驱动方法、驱动电路及显示装置，属于显示技术领域。阵列基板包括交叉排布的多条栅线和多条数据线，所述栅线和所述数据线限定出多个亚像素区域，每一亚像素区域内形成有开关薄膜晶体管和像素电极，每一亚像素区域设置有多个开关薄膜晶体管，所述多个开关薄膜晶体管的栅极连接不同的栅线，所述多个开关薄膜晶体管用于在连接所述多个开关薄膜晶体管的栅极的栅线的信号均处于有效电平时，能够将数据电压信号传递至像素电极。本发明专利技术的技术方案能够解决显示装置画面异常的问题，改善显示装置的显示效果。

Array substrate and driving method, driving circuit and display device thereof

The invention provides an array substrate, a driving method, a driving circuit and a display device, and belongs to the display technology field. The array substrate includes a plurality of cross line grid lines and a plurality of data lines. The grid lines and the data lines limit a plurality of sub pixel regions, each sub pixel region is formed with a switched thin film transistor and a pixel electrode, and each sub pixel region is provided with a plurality of switch film crystal tubes, and the plurality of switched thin film transistors. The gate connects different gate lines, and the multiple switch thin film transistors are used to transmit the data voltage signals to the pixel electrodes in effective electrical normal times in the gate line of the gates of the plurality of switched thin film transistors. The technical proposal of the invention can solve the problem of abnormal picture of the display device and improve the display effect of the display device.

【技术实现步骤摘要】
阵列基板及其驱动方法、驱动电路及显示装置
本专利技术涉及显示
，特别是指一种阵列基板及其驱动方法、驱动电路及显示装置。
技术介绍
近年来，随着显示技术的快速发展，用于驱动并控制像素的薄膜晶体管也得到了发展，已由非晶硅薄膜晶体管和低温多晶硅薄膜晶体管发展到金属氧化物薄膜晶体管。金属氧化物薄膜晶体管的电子迁移率、开态电流、开关特性等特性优良。此外，金属氧化物薄膜晶体管还具有特性不均现象少、材料和工艺成本低、工艺温度低、可利用涂布工艺、透光率高、带隙大等优点。因此，金属氧化物薄膜晶体管可以用于需要快速响应和较大电流的显示器，如高频、高分辨率、大尺寸的液晶显示器以及有机发光显示器等。然而，现在的金属氧化物薄膜晶体管并不稳定，如果金属氧化物薄膜晶体管的栅极接低电平的时间较长，金属氧化物薄膜晶体管将出现负相偏置，阈值电压将左偏移，导致显示装置出现各种画面非正常显示的现象。
技术实现思路
本专利技术要解决的技术问题是提供一种阵列基板及其驱动方法、驱动电路及显示装置，能够解决显示装置画面异常的问题，改善显示装置的显示效果。为解决上述技术问题，本专利技术的实施例提供技术方案如下：一方面，提供一种阵列基板，包括交叉排布的多条栅线和多条数据线，所述栅线和所述数据线限定出多个亚像素区域，每一亚像素区域内形成有开关薄膜晶体管和像素电极，每一亚像素区域设置有多个开关薄膜晶体管，所述多个开关薄膜晶体管的栅极连接不同的栅线，所述多个开关薄膜晶体管用于在连接所述多个开关薄膜晶体管的栅极的栅线的信号均处于有效电平时，能够将数据电压信号传递至对应的像素电极。进一步地，每一亚像素区域设置有第一开关薄膜晶体管和第二开关薄膜晶体管，所述第一开关薄膜晶体管的栅极连接第一栅线，所述第二开关薄膜晶体管的栅极连接第二栅线。进一步地，所述第一栅线和所述第二栅线为相邻的栅线。进一步地，所述第一开关薄膜晶体管的源极与所在亚像素区域对应的数据线连接，所述第一开关薄膜晶体管的漏极与所述第二开关薄膜晶体管的源极连接，所述第二开关薄膜晶体管的漏极与所在亚像素区域的像素电极连接。本专利技术实施例还提供了一种如上所述阵列基板的驱动方法，包括：向每一亚像素区域的多个开关薄膜晶体管连接的栅线输入第一电平信号，使得所述多个开关薄膜晶体管逐个打开，其中，在所述亚像素区域对应的充电阶段，所述多个开关薄膜晶体管均处于打开状态，且在所述充电阶段之外所述多个开关薄膜晶体管中的至少一个开关薄膜晶体管处于关闭状态。进一步地，所述驱动方法包括：向所述第一栅线和所述第二栅线输入第一电平信号，使得所述第一开关薄膜晶体管和所述第二开关薄膜晶体管依次打开，在所述亚像素区域对应的充电阶段，所述第一开关薄膜晶体管和所述第二开关薄膜晶体管均处于打开状态，且在所述充电阶段之外所述第一开关薄膜晶体管或所述第二开关薄膜晶体管处于关闭状态。进一步地，所述驱动方法具体包括：在第一时间周期内，向阵列基板上的多条栅线依次输入第一电平信号，且向第k行和第k+1行栅线输入第一电平信号的时间部分重合，在所述重合的时间之外，停止向第k+1行栅线输入第一电平信号一段时间后，始终向所述第k行栅线输入第一电平信号；在第二时间周期内，向阵列基板上的多条栅线依次输入第一电平信号，且向第k行和第k+1行栅线输入第一电平信号的时间部分重合，在所述重合的时间之外，停止向第k+2行输入第一电平信号一段时间后，始终向第k+1行栅线输入第一电平信号；所述阵列基板上设置有K行栅线，k为大于0小于K的奇数。进一步地，所述驱动方法具体包括：在第一时间周期内，向阵列基板上的多条栅线依次输入第一电平信号，且向第j行和第j+1行栅线输入第一电平信号的时间部分重合，在所述重合的时间之外，停止向第j+2行输入第一电平信号一段时间后，始终向第j+1行栅线输入第一电平信号；在第二时间周期内，向阵列基板上的多条栅线依次输入第一电平信号，且向第j行和第j+1行栅线输入第一电平信号的时间部分重合，在所述重合的时间之外，停止向第j+1行输入第一电平信号一段时间后，始终向第j行栅线输入第一电平信号；所述阵列基板上设置有K行栅线，j为大于0不大于K的偶数。进一步地，所述第一时间周期为一帧画面的显示周期，所述第二时间周期为一帧画面的显示周期，所述第一时间周期与所述第二时间周期间隔0-N帧画面的显示周期，N为正整数。进一步地，所述第一时间周期与所述第二时间周期交替设置。本专利技术实施例还提供了一种如上所述的阵列基板的驱动电路，包括：栅极驱动模块，用于向每一亚像素区域的多个开关薄膜晶体管连接的栅线输入第一电平信号，使得所述多个开关薄膜晶体管依次打开，其中，在所述亚像素区域对应的充电阶段，所述多个开关薄膜晶体管均处于打开状态，且在所述充电阶段之外所述多个开关薄膜晶体管中的至少一个开关薄膜晶体管处于关闭状态。本专利技术实施例还提供了一种显示装置，包括如上所述的阵列基板，还包括如上所述的驱动电路。本专利技术的实施例具有以下有益效果：上述方案中，每一亚像素区域设置有多个开关薄膜晶体管，多个开关薄膜晶体管的栅极连接不同的栅线，当多个开关薄膜晶体管均处于打开状态时，亚像素区域能够进行充电，当多个开关薄膜晶体管中的任一个或者任意多个处于关闭状态时，亚像素区域不能进行充电，这样在驱动阵列基板进行工作时，可以在充电阶段之外，使亚像素区域的任一个开关薄膜晶体管处于打开状态，只要保证不是亚像素区域所有的开关薄膜晶体管均处于打开状态即可，最终使得每一开关薄膜晶体管处于打开状态的第一时间长度与处于关闭状态的第二时间长度的比值在预设范围内，这样能够均衡开关薄膜晶体管处于负相偏置和正相偏置的时间，使得开关薄膜晶体管的阈值电压不会出现偏移，从而解决显示装置画面异常的问题，改善显示装置的显示效果。附图说明图1为现有阵列基板的结构示意图；图2为本专利技术实施例阵列基板的结构示意图；图3为本专利技术实施例阵列基板各栅线输入信号的时序示意图。具体实施方式为使本专利技术的实施例要解决的技术问题、技术方案和优点更加清楚，下面将结合附图及具体实施例进行详细描述。现有技术中，如图1所示，每一亚像素区域设置有一个开关薄膜晶体管，在一帧画面的显示周期内，该金属氧化物薄膜晶体管的栅电极在接收完栅极扫描信号后，金属氧化物薄膜晶体管的栅电极将一直接低电平，金属氧化物薄膜晶体管的栅极接低电平的时间较长，金属氧化物薄膜晶体管将出现负相偏置，阈值电压将左偏移。为了解决上述问题，本专利技术的实施例提供一种阵列基板及其驱动方法、驱动电路及显示装置，能够解决显示装置画面异常的问题，改善显示装置的显示效果。本实施例提供了一种阵列基板，包括交叉排布的多条栅线和多条数据线，所述栅线和所述数据线限定出多个亚像素区域，每一亚像素区域内形成有开关薄膜晶体管和像素电极，每一亚像素区域设置有多个开关薄膜晶体管，所述多个开关薄膜晶体管的栅极连接不同的栅线，所述多个开关薄膜晶体管用于在连接所述多个开关薄膜晶体管的栅极的栅线的信号均处于有效电平时，能够将数据电压信号传递至像素电极；所述多个开关薄膜晶体管还用于在连接所述多个开关薄膜晶体管的栅极的栅线的信号有一个不是处于有效电平时，使得数据线上的数据电压信号不能传递至对应的像素电极。其中，与开关薄膜晶体管的栅极连接的栅线的信号处于有效电平时，能够使连接的开本文档来自技高网...

【技术保护点】
一种阵列基板，包括交叉排布的多条栅线和多条数据线，所述栅线和所述数据线限定出多个亚像素区域，每一亚像素区域内形成有开关薄膜晶体管和像素电极，其特征在于，每一亚像素区域设置有多个开关薄膜晶体管，所述多个开关薄膜晶体管的栅极连接不同的栅线，所述多个开关薄膜晶体管用于在连接所述多个开关薄膜晶体管的栅极的栅线的信号均处于有效电平时，能够将数据电压信号传递至对应的像素电极。

【技术特征摘要】
1.一种阵列基板，包括交叉排布的多条栅线和多条数据线，所述栅线和所述数据线限定出多个亚像素区域，每一亚像素区域内形成有开关薄膜晶体管和像素电极，其特征在于，每一亚像素区域设置有多个开关薄膜晶体管，所述多个开关薄膜晶体管的栅极连接不同的栅线，所述多个开关薄膜晶体管用于在连接所述多个开关薄膜晶体管的栅极的栅线的信号均处于有效电平时，能够将数据电压信号传递至对应的像素电极。2.根据权利要求1所述的阵列基板，其特征在于，每一亚像素区域设置有第一开关薄膜晶体管和第二开关薄膜晶体管，所述第一开关薄膜晶体管的栅极连接第一栅线，所述第二开关薄膜晶体管的栅极连接第二栅线。3.根据权利要求2所述的阵列基板，其特征在于，所述第一栅线和所述第二栅线为相邻的栅线。4.根据权利要求3所述的阵列基板，其特征在于，所述第一开关薄膜晶体管的源极与所在亚像素区域对应的数据线连接，所述第一开关薄膜晶体管的漏极与所述第二开关薄膜晶体管的源极连接，所述第二开关薄膜晶体管的漏极与所在亚像素区域的像素电极连接。5.一种如权利要求1-4中任一项所述阵列基板的驱动方法，其特征在于，包括：向每一亚像素区域的多个开关薄膜晶体管连接的栅线输入第一电平信号，使得所述多个开关薄膜晶体管逐个打开，其中，在所述亚像素区域对应的充电阶段，所述多个开关薄膜晶体管均处于打开状态，且在所述充电阶段之外所述多个开关薄膜晶体管中的至少一个开关薄膜晶体管处于关闭状态。6.根据权利要求5所述的阵列基板的驱动方法，其特征在于，用于驱动如权利要求3所述的阵列基板，所述驱动方法包括：向所述第一栅线和所述第二栅线输入第一电平信号，使得所述第一开关薄膜晶体管和所述第二开关薄膜晶体管依次打开，在所述亚像素区域对应的充电阶段，所述第一开关薄膜晶体管和所述第二开关薄膜晶体管均处于打开状态，且在所述充电阶段之外所述第一开关薄膜晶体管或所述第二开关薄膜晶体管处于关闭状态。7.根据权利要求5所述的阵列基板的驱动方法，其特征在于，用于驱动如权利要求3所述的阵列基板，所述驱动方法具体包括：在第一时间周期内，向阵列基板上的多条栅线依次输入第一电平信号，且向第k行和第k+1行栅线输入...

【专利技术属性】
技术研发人员：韩承佑，商广良，
申请(专利权)人：京东方科技集团股份有限公司，
类型：发明
国别省市：北京,11