移位寄存器单元、驱动方法、栅极驱动电路及显示装置制造方法及图纸

本发明专利技术公开了一种移位寄存器单元、驱动方法、栅极驱动电路及显示装置，属于显示技术领域。该移位寄存器单元包括：依次串联的复位模块、锁存模块、输出控制模块和输出模块；复位模块用于在来自复位信号端的复位信号的控制下，向上拉节点输入来自输入信号端的输入信号；锁存模块分别与输入信号端和上拉节点，用于控制上拉节点的电位；输出控制模块分别与上拉节点、时钟信号端和控制节点连接，用于控制控制节点的电位；输出模块分别与控制节点和输出端连接，用于控制输出端的电位。该移位寄存器减少了栅极驱动电路所占的版图面积，且能够有效节省功耗并提高移位寄存器单元中传输的信号的抗干扰能力。

Shift register unit, driving method, grid driving circuit and display device

The invention discloses a shift register unit, a driving method, a grid driving circuit and a display device, belonging to the display technology field. The shift register unit consists of a sequentially connected reset module, a latch module, an output control module, and an output module. The reset module is used to input the input signal from the input signal to the up pull node under the control of the reset signal from the reset signal end; the lock block is respectively connected with the input signal end and the pull up node, respectively. The output control module is connected to the pullup node, the clock signal end and the control node to control the potential of the control node, and the output module is connected to the control node and the output terminal respectively to control the potential of the output terminal. The shift register reduces the layout area of the gate drive circuit, and can effectively save the power and improve the anti-interference ability of the signal transmitted in the shift register unit.

【技术实现步骤摘要】
移位寄存器单元、驱动方法、栅极驱动电路及显示装置
本专利技术涉及显示
，特别涉及一种移位寄存器单元、驱动方法、栅极驱动电路及显示装置。
技术介绍
显示装置在显示图像时，需要利用栅极驱动电路(GateDriveronArray，GOA)对像素单元进行扫描，栅极驱动电路(也称移位寄存器)包括多个级联的移位寄存器单元，每个移位寄存器单元对应一行像素单元，由多个移位寄存器单元实现对显示装置中多行像素单元的逐行扫描驱动，以显示图像。但随着显示装置中像素数目的提高，栅极驱动电路在一帧时间内所需扫描的行数增加，并且为了实现超窄边框的显示装置，要求移位寄存器单元的版图面积要更小。相关技术中有一种移位寄存器单元，它通常通过多个晶体管和电容器来控制电路输出信号的电位的高低。但是，相关技术中每个移位寄存器单元所包括的元件较多，使得栅极驱动电路在显示装置中所占用的版图面积较大。
技术实现思路
本专利技术提供了一种移位寄存器单元、驱动方法、栅极驱动电路及显示装置，可以解决相关技术中栅极驱动电路占用版图面积较大的问题。所述技术方案如下：第一方面，提供了一种移位寄存器单元，所述移位寄存器单元包括：依次串联的复位模块、锁存模块、输出控制模块和输出模块；所述复位模块分别与输入信号端、复位信号端和上拉节点连接，用于在来自所述复位信号端的复位信号的控制下，向所述上拉节点输入来自所述输入信号端的输入信号；所述锁存模块分别与所述输入信号端和所述上拉节点，用于在所述上拉节点的电位和所述输入信号的电位均为第二电位时，保持所述上拉节点的电位为第二电位，以及，在所述输入信号的电位为第一电位时，控制所述上拉节点的电位为第一电位；所述输出控制模块分别与所述上拉节点、时钟信号端和控制节点连接，用于在所述上拉节点的电位为第二电位时，控制所述控制节点的电位为第一电位，以及，在所述上拉节点的电位和来自所述时钟信号端的时钟信号的电位均为第一电位时，控制所述控制节点的电位为第二电位；所述输出模块分别与所述控制节点和输出端连接，用于在所述控制节点的电位为第一电位时，控制所述输出端的电位为第二电位，以及在所述控制节点的电位为第二电位时，控制所述输出端的电位为第一电位。可选地，所述移位寄存器单元还包括：重置模块；所述重置模块分别与使能信号端和所述上拉节点连接，用于在来自所述使能信号端的使能信号的控制下，控制所述上拉节点的电位为第二电位。可选地，所述复位模块包括：选择性反相器；所述选择性反相器的输入端与所述输入信号端连接，所述选择性反相器的控制端与所述复位信号端连接，所述选择性反相器的输出端与所述上拉节点连接；或者，所述复位模块包括：第一晶体管；所述第一晶体管的栅极与所述复位信号端连接，所述第一晶体管的第一极与所述输入信号端连接，所述第一晶体管的第二极与所述上拉节点连接。可选地，所述锁存模块包括：输入子模块和锁存子模块；所述输入子模块分别与所述输入信号端、所述上拉节点和下拉节点连接，用于在所述上拉节点的电位和所述输入信号的电位均为第二电位时，控制所述下拉节点的电位为第一电位，以及，在所述输入信号为第一电位时，控制所述下拉节点的电位为第二电位；所述锁存子模块分别与所述下拉节点和所述上拉节点连接，用于在所述下拉节点的电位为第一电位时，控制所述上拉节点的电位为第二电位，以及在所述下拉节点的电位为第二电位时，控制所述上拉节点的电位为第一电位。可选地，所述输入子模块包括：或非门；所述或非门的第一输入端与所述上拉节点连接，所述或非门的第二输入端与所述输入信号端连接，所述或非门的输出端与所述下拉节点连接；或者，所述输入子模块包括：第二晶体管、第三晶体管、第四晶体管和第五晶体管；所述第二晶体管的栅极与所述上拉节点连接，所述第二晶体管的第一极与第一直流电源端连接，所述第二晶体管的第二极与所述第三晶体管的第一极连接；所述第三晶体管的栅极与所述输入信号端连接，所述第三晶体管的第二极与所述下拉节点连接；所述第四晶体管的栅极与所述输入信号端连接，所述第四晶体管的第一极与第二直流电源端连接，所述第四晶体管的第二极与所述下拉节点连接；所述第五晶体管的栅极与所述上拉节点连接，所述第五晶体管的第一极与所述第二直流电源端连接，所述第五晶体管的第二极与所述下拉节点连接；其中，所述第二晶体管与所述第三晶体管的极性相同，所述第四晶体管与所述第五晶体管的极性相同，所述第二晶体管与所述第四晶体管的极性相反。可选地，所述锁存子模块包括：第一反相器；所述第一反相器的输入端与所述下拉节点连接，所述第一反相器的输出端与所述上拉节点连接；或者，所述锁存子模块包括：第六晶体管和第七晶体管；所述第六晶体管的栅极与所述下拉节点连接，所述第六晶体管的第一极与第一直流电源端连接，所述第六晶体管的第二极与所述上拉节点连接；所述第七晶体管的栅极与所述下拉节点连接，所述第七晶体管的第一极与第二直流电源端连接，所述第七晶体管的第二极与所述上拉节点连接；其中，所述第六晶体管与所述第七晶体管的极性相反。可选地，所述输出控制模块包括：与非门；所述与非门的第一输入端与所述上拉节点连接，所述与非门的第二输入端与所述时钟信号端连接，所述与非门的输出端与所述控制节点连接；或者，所述输出控制模块包括：第八晶体管、第九晶体管和第十晶体管；所述第八晶体管的栅极与所述上拉节点连接，所述第八晶体管的第一极与第一直流电源端连接，所述第八晶体管的第二极与所述控制节点连接；所述第九晶体管的栅极与所述上拉节点连接，所述第九晶体管的第一极与所述第十晶体管的第二极连接，所述第九晶体管的第二极与所述控制节点连接；所述第十晶体管的栅极与所述时钟信号端连接，所述第十晶体管的第一极与第二直流电源端连接；其中，所述第九晶体管与所述第十晶体管的极性相同，所述第八晶体管与所述第九晶体管的极性相反。可选地，所述输出控制模块还包括：第十一晶体管；所述第十一晶体管的栅极与所述时钟信号端连接，所述第十一晶体管的第一极与所述第一直流电源端连接，所述第十一晶体管的第二极与所述控制节点连接；其中，所述第十一晶体管与所述第八晶体管的极性相同。可选地，所述输出模块包括：第二反相器；所述第二反相器的输入端与所述控制节点连接，所述第二反相器的输出端与所述输出端连接；或者，所述输出模块包括：第十二晶体管和第十三晶体管；所述第十二晶体管的栅极与所述控制节点连接，所述第十二晶体管的第一极与第一直流电源端连接，所述第十二晶体管的第二极与所述输出端连接；所述第十三晶体管的栅极与所述控制节点连接，所述第十三晶体管的第一极与第二直流电源端连接，所述第十三晶体管的第二极与所述输出端连接；其中，所述第十二晶体管和所述第十三晶体管的极性相反。可选地，所述重置模块，包括：第十四晶体管；所述第十四晶体管的栅极与所述使能信号端连接，所述第十四晶体管的第一极与第二直流电源端连接，所述第十四晶体管的第二极与所述上拉节点连接。第二方面，提供一种移位寄存器单元的驱动方法，所述方法用于驱动如第一方面任一所述的移位寄存器单元，所述方法包括：充电阶段、输出阶段和复位阶段；所述充电阶段中，输入信号端输出的输入信号为第一电位，锁存模块在所述输入信号的控制下，控制上拉节点的电位为第一电位；所述输出阶段中，时钟信号端输出的时钟信号为第一电位，所述上拉节点保本文档来自技高网...

【技术保护点】
一种移位寄存器单元，其特征在于，所述移位寄存器单元包括：依次串联的复位模块、锁存模块、输出控制模块和输出模块；所述复位模块分别与输入信号端、复位信号端和上拉节点连接，用于在来自所述复位信号端的复位信号的控制下，向所述上拉节点输入来自所述输入信号端的输入信号；所述锁存模块分别与所述输入信号端和所述上拉节点，用于在所述上拉节点的电位和所述输入信号的电位均为第二电位时，保持所述上拉节点的电位为第二电位，以及，在所述输入信号的电位为第一电位时，控制所述上拉节点的电位为第一电位；所述输出控制模块分别与所述上拉节点、时钟信号端和控制节点连接，用于在所述上拉节点的电位为第二电位时，控制所述控制节点的电位为第一电位，以及，在所述上拉节点的电位和来自所述时钟信号端的时钟信号的电位均为第一电位时，控制所述控制节点的电位为第二电位；所述输出模块分别与所述控制节点和输出端连接，用于在所述控制节点的电位为第一电位时，控制所述输出端的电位为第二电位，以及在所述控制节点的电位为第二电位时，控制所述输出端的电位为第一电位。

【技术特征摘要】
1.一种移位寄存器单元，其特征在于，所述移位寄存器单元包括：依次串联的复位模块、锁存模块、输出控制模块和输出模块；所述复位模块分别与输入信号端、复位信号端和上拉节点连接，用于在来自所述复位信号端的复位信号的控制下，向所述上拉节点输入来自所述输入信号端的输入信号；所述锁存模块分别与所述输入信号端和所述上拉节点，用于在所述上拉节点的电位和所述输入信号的电位均为第二电位时，保持所述上拉节点的电位为第二电位，以及，在所述输入信号的电位为第一电位时，控制所述上拉节点的电位为第一电位；所述输出控制模块分别与所述上拉节点、时钟信号端和控制节点连接，用于在所述上拉节点的电位为第二电位时，控制所述控制节点的电位为第一电位，以及，在所述上拉节点的电位和来自所述时钟信号端的时钟信号的电位均为第一电位时，控制所述控制节点的电位为第二电位；所述输出模块分别与所述控制节点和输出端连接，用于在所述控制节点的电位为第一电位时，控制所述输出端的电位为第二电位，以及在所述控制节点的电位为第二电位时，控制所述输出端的电位为第一电位。2.根据权利要求1所述的移位寄存器单元，其特征在于，所述移位寄存器单元还包括：重置模块；所述重置模块分别与使能信号端和所述上拉节点连接，用于在来自所述使能信号端的使能信号的控制下，控制所述上拉节点的电位为第二电位。3.根据权利要求1或2所述的移位寄存器单元，其特征在于，所述复位模块包括：选择性反相器；所述选择性反相器的输入端与所述输入信号端连接，所述选择性反相器的控制端与所述复位信号端连接，所述选择性反相器的输出端与所述上拉节点连接；或者，所述复位模块包括：第一晶体管；所述第一晶体管的栅极与所述复位信号端连接，所述第一晶体管的第一极与所述输入信号端连接，所述第一晶体管的第二极与所述上拉节点连接。4.根据权利要求1或2所述的移位寄存器单元，其特征在于，所述锁存模块包括：输入子模块和锁存子模块；所述输入子模块分别与所述输入信号端、所述上拉节点和下拉节点连接，用于在所述上拉节点的电位和所述输入信号的电位均为第二电位时，控制所述下拉节点的电位为第一电位，以及，在所述输入信号为第一电位时，控制所述下拉节点的电位为第二电位；所述锁存子模块分别与所述下拉节点和所述上拉节点连接，用于在所述下拉节点的电位为第一电位时，控制所述上拉节点的电位为第二电位，以及在所述下拉节点的电位为第二电位时，控制所述上拉节点的电位为第一电位。5.根据权利要求4所述的移位寄存器单元，其特征在于，所述输入子模块包括：或非门；所述或非门的第一输入端与所述上拉节点连接，所述或非门的第二输入端与所述输入信号端连接，所述或非门的输出端与所述下拉节点连接；或者，所述输入子模块包括：第二晶体管、第三晶体管、第四晶体管和第五晶体管；所述第二晶体管的栅极与所述上拉节点连接，所述第二晶体管的第一极与第一直流电源端连接，所述第二晶体管的第二极与所述第三晶体管的第一极连接；所述第三晶体管的栅极与所述输入信号端连接，所述第三晶体管的第二极与所述下拉节点连接；所述第四晶体管的栅极与所述输入信号端连接，所述第四晶体管的第一极与第二直流电源端连接，所述第四晶体管的第二极与所述下拉节点连接；所述第五晶体管的栅极与所述上拉节点连接，所述第五晶体管的第一极与所述第二直流电源端连接，所述第五晶体管的第二极与所述下拉节点连接；其中，所述第二晶体管与所述第三晶体管的极性相同，所述第四晶体管与所述第五晶体管的极性相同，所述第二晶体管与所述第四晶体管的极性相反。6.根据权利要求4所述的移位寄存器单元，其特征在于，所述锁存子模块包括：第一反相器；所述第一反相器的输入端与所述下拉节点连接，所述第一反相器的输出端与所述上拉节点连接；或者，所述锁存子模块包括：第六晶体管和第七晶体管；所述第六晶体管的栅极与所述下拉节点连接，所述第六晶体管的第一极与第一直流电源端连接，所述第六晶体管的第二极与所述上拉节点连接；所述第七晶体管的栅极与所述下拉节点连接，所述第七晶体管的第一极与第二直流电源端连接，所述第七晶体管的第二极与所述上拉节点连接；其中，所述第六晶体管与所述第七晶体管的极性相反。7.根据权利要求1或2所述的移位寄存器单元，其特征在于，所述输出控制模块包括：与非门；所述与非门的第一输入端与所述上拉节点连接...

【专利技术属性】
技术研发人员：陶健，董职福，李红敏，
申请(专利权)人：京东方科技集团股份有限公司，合肥京东方光电科技有限公司，
类型：发明
国别省市：北京,11