数字分频器制造技术

本实用新型专利技术涉及一种现场可编程门阵列FPGA中的数字分频器，该数字分频器具备分频模块，该分频模块将音频信号分成低频、低中频、高中频、高频共四路声道，低频声道由3个IIR数字滤波器级联组成，低中频声道由6个IIR数字滤波器级联组成，高中频声道由6个IIR数字滤波器级联组成，高频声道由3个IIR数字滤波器级联组成。本实用新型专利技术涉及的数字分频器，在不改变硬件的情况下可以实时改变分频器参数，实现灵活，容易实现高阶分频器，满足高精度要求。利用具备DSP处理能力的FPGA芯片，充分扩展了DSP在音频处理的应用，而且提升了传统DSP芯片的并行处理能力。

Digital frequency divider

The utility model relates to a digital frequency divider in the field programmable gate array FPGA. The digital frequency divider has a frequency division module. The frequency division module divides the audio signal into four channels of low frequency, low medium frequency, high school frequency and high frequency. The low frequency channel is composed of 3 IIR digital filters, and the low medium frequency sound channel is filtered by 6 IIR digital filters. The high frequency channel consists of 6 IIR digital filters, and the high frequency channel is cascaded by 3 IIR digital filters. The digital frequency divider of the utility model can change the parameters of the frequency divider in real time without changing the hardware, and it is flexible and easy to realize the high order frequency divider and meet the high precision requirement. The FPGA chip with DSP processing capability has fully extended the application of DSP in audio processing, and improved the parallel processing ability of the traditional DSP chip.

【技术实现步骤摘要】
数字分频器
本技术涉及音频信号处理
，尤其涉及一种数字分频器。
技术介绍
传统的分频滤波器主要由模拟电路实现，分为被动分频器和主动分频器，其中被动分频器是功放后面通过无源电路(只有电感、电容和电阻)来实现相应的分频滤波，此种电路实现简单，但是由于阻抗误差大，分频性能效果差，同时实现高阶滤波器困难；相比于被动分频器，主动分频器是功放之前进行分频，因为可以采用有源放大器，它可以实现较高阶的滤波器，其代价是增加了功放数目。因此随着数字信号处理芯片成本的降低，数字分频器的应用越来越广泛。图1为数字分频器模块图，如图1所示，相比于模拟分频器，数字分频器在不改变硬件的情况可以实时改变分频器参数。目前，国外学者、研究机构对数字分频器设计方法已进行了较深入的研究，提出了很多设计方法，并且已经有不少的产品实现了该功能。如Foobar2000软件就包含了crossover这个插件。国内目前也有不少的研究机构研究了数字分频器并取得了一定的研究成果。如大连理工大学完成了不少的数字分频器的设计与实现。不过目前国内大部分的研究主要集中在用DSP芯片实现，而很少有FPGA实现的案例。
技术实现思路
本技术涉及一种现场可编程门阵列FPGA中的数字分频器，该数字分频器具备分频模块，分频模块将音频信号分成低频、低中频、高中频、高频共四路声道，其中，低频声道由3个IIR数字滤波器级联组成，低中频声道由6个IIR数字滤波器级联组成，高中频声道由6个IIR数字滤波器级联组成，高频声道由3个IIR数字滤波器级联组成。优选地，所述的每个IIR滤波器阶数为二阶。本技术所述的数字分频器，输入音频数据最大采样率为192kHz，模块工作时钟为50MHz，采用时分复用方式实现乘法和加法运算。所述分频模块中有9段滤波器，对所述二阶IIR滤波器采用流水方式在一个音频数据更新周期内实现所述9段滤波器。本技术涉及的数字分频器，在不改变硬件的情况下可以实时改变分频器参数，实现灵活，容易实现高阶分频器，满足高精度要求。利用具备DSP处理能力的FPGA芯片，充分扩展了DSP在音频处理的应用，而且提升了传统DSP芯片的并行处理能力。附图说明图1为现有技术的数字分频器模块框图；图2为本技术实施例的分频模块图；图3为本技术实施例的分频模块仿真结果。具体实施方式下面结合具体实施例对本技术进行具体说明。图2为本技术实施例分频模块框图。分频模块实现将音频信号分成四路不同频段信号。该模块支持处理一路最大采样率为192kHz的音频数据。如图2所示，分频模块负责将音频信号分成低频、低中频、高中频、高频共四路声道。低频声道由3个IIR滤波器级联组成，低中频声道由6个IIR滤波器级联组成，高中频声道由6个IIR滤波器级联组成，高频声道由3个IIR滤波器级联组成。每个IIR滤波器阶数为二阶，滤波器计算公式为y(n)＝a0*[b0*x(n)+b1*x(n-1)+b2*x(n-2)+a1*y(n-1)+a2*y(n-2)]。一个IIR滤波器完成一次滤波需要6次乘法运算和4次加法运算。具体计算如下：b0*x0；b1*x1；b0*x0+b1*x1；b2*x2；a1*y1；a1*y1+b2*x2；(a1*y1+b2*x2)+(b0*x0+b1*x1)；a2*y2；[(a1*y1+b2*x2)+(b0*x0+b1*x1)]+(a2*y2)；a0*{[(a1*y1+b2*x2)+(b0*x0+b1*x1)]+(a2*y2)}.输入音频数据最大采样率为192kHz，模块工作时钟为50MHz，因此音频数据更新周期为260个工作时钟，所以可以在具体实现时采用时分复用方式实现乘法和加法运算。模块中有9段滤波器，可以再对二阶IIR滤波器采用流水方式在一个音频数据更新周期内实现9段滤波器。二阶IIR复用时序描述如下：计算1：第1个时钟将b0与x0送到浮点乘法器，第7个时钟锁存b0与x0相乘的结果(因浮点乘法器时延设置为5个时钟)；计算2：第7个时钟将b1与x1送到浮点乘法器，计算3：第13个时钟将锁存好的锁存b0与x0相乘的结果和b1与x1相乘的结果送到浮点加法器，第21个时钟锁存浮点加法器输出结果(因浮点乘法器时延设置为7个时钟)；计算4：第13个时钟将b2与x2送到浮点乘法器，第19个时钟存b2与x2相乘的结果，计算5：第19个时钟将a1与y1送到浮点乘法器，计算6：第25个时钟将锁存好的b2与x2相乘的结果和a1与y1相乘的结果送到浮点加法器；计算7：第33个时钟将浮点加法器输出结果和第21个时钟锁存住的结果再送到浮点加法器；第47个时钟将两次浮点加法的结果送到浮点加法器，第55个时钟锁存浮点加法器输出结果；计算8：第35个时钟将a2与y2送到浮点乘法器；计算9：第41个时钟将计算7的结果和计算8的结果送到浮点加法器。计算10：第49个时钟将a0和计算9的结果送到浮点乘法器，最后在第55个时钟得到滤波器结果。由于上述时序在实现10次乘加计算时是乘法器和加法器都是串行使用，再可以利用流水方式来级联多级IIR滤波器。根据上面的时序，64个时钟周期最多可以实现6级级联。从而可以在256个时钟周期内完成本分频模块中四路信号IIR滤波器计算。在仿真平台QuartusII13.1+altera-modelsim上对分频模块进行仿真。图3为本技术实施例的数字分频器的分频模块仿真结果。测试输入信号为一个频率为1kHz的单音信号，滤波器参数设置为允许该单音信号通过低中频段输出。仿真结果如图3所示，从波形来看，输入的单音信号只在低中频段输出，说明分频模块功能正确。使用现场可编程门阵列FPGA的cycloneIV系列芯片EP4CE11529C7编译分频模块。分频模块计算时延为249个工作时钟周期即4.98us。本技术涉及的数字分频器，在不改变硬件的情况下可以实时改变分频器参数，实现灵活，容易实现高阶分频器，满足高精度要求。本文档来自技高网...

【技术保护点】
一种现场可编程门阵列FPGA中的数字分频器，该数字分频器具备分频模块，所述分频模块将音频信号分成低频、低中频、高中频、高频共四路声道，所述低频声道由3个IIR数字滤波器级联组成，所述低中频声道由6个IIR数字滤波器级联组成，所述高中频声道由6个IIR数字滤波器级联组成，所述高频声道由3个IIR数字滤波器级联组成。

【技术特征摘要】
1.一种现场可编程门阵列FPGA中的数字分频器，该数字分频器具备分频模块，所述分频模块将音频信号分成低频、低中频、高中频、高频共四路声道，所述低频声道由3个IIR数字滤波器级联组成，所述低中频声道由6个IIR数字滤波器级联组成，所述高中频声道由6个...

【专利技术属性】
技术研发人员：文沛，
申请(专利权)人：中国民主法制出版社有限公司，
类型：新型
国别省市：北京,11