图像传感器及其形成方法技术

一种图像传感器及其形成方法，图像传感器包括：位于基底有效像素区上的有效像素阵列，有效像素阵列包括N行×M列的若干有效像素单元，M大于等于2，N大于等于2；位于基底第一辅助像素区上的第一辅助像素阵列，第一辅助像素阵列包括Q行×M列的若干第一辅助像素单元，Q大于等于1；位于基底第二辅助像素区上的第二辅助像素阵列，第二辅助像素阵列包括Q行×W列的若干第二辅助像素单元，W大于等于1；位于基底负载区上的N个负载电容元件，N个负载电容元件分别位于每行有效像素单元的侧部。所述像素传感器的集成度得到提高。

【技术实现步骤摘要】
图像传感器及其形成方法
本专利技术涉及半导体制造领域，尤其涉及一种图像传感器及其形成方法。
技术介绍
图像传感器是一种将光信号转化为电信号的半导体器件。图像传感器分为互补金属氧化物(CMOS)图像传感器和电荷耦合器件(CCD)图像传感器。CMOS图像传感器具有工艺简单、易于其它器件集成、体积小、重量轻、功耗小和成本低等优点。因此，随着图像传感技术的发展，CMOS图像传感器越来越多地取代CCD图像传感器应用于各类电子产品中。目前，CMOS图像传感器已经广泛应用于静态数码相机、数码摄像机、医疗用摄像装置和车用摄像装置等。然而，现有的CMOS图像传感器的性能有待提高。
技术实现思路
本专利技术解决的问题是提供一种图像传感器及其形成方法，以提高图像传感器的集成度。为解决上述问题，本专利技术提供一种图像传感器，包括：基底，所述基底包括有效像素区、负载区、第一辅助像素区和第二辅助像素区，所述有效像素区具有相邻的第一侧和第三侧，所述第一辅助像素区位于有效像素区的第一侧，所述负载区位于有效像素区的第三侧，所述第二辅助像素区位于由负载区边缘和第一辅助像素区边缘构成的拐角处；位于基底有效像素区上的有效像素阵列，所述有效像素阵列包括N行×M列的若干有效像素单元，M为大于等于2的整数，N为大于等于2的整数；位于基底第一辅助像素区上的第一辅助像素阵列，第一辅助像素阵列包括Q行×M列的若干第一辅助像素单元，Q为大于等于1的整数；位于基底第二辅助像素区上的第二辅助像素阵列，第二辅助像素阵列包括Q行×W列的若干第二辅助像素单元，W为大于等于1的整数；位于基底负载区上的N个负载电容元件，所述N个负载电容元件分别位于每行有效像素单元的侧部，所述负载电容元件包括一个或多个负载电容。可选的，所述有效像素单元包括有效光电二极管和与有效光电二级管电学连接的有效晶体管组，有效晶体管组包括有效传输晶体管，所述有效传输晶体管与有效光电二极管连接。可选的，还包括：第一行控制线至第Q+N行控制线；在第一行控制线至第Q行控制线中，第k1行控制线分别与第k1行的各第一辅助像素单元以及第k1行的第二辅助像素单元电学连接，第k1行控制线用于给第k1行的各第一辅助像素单元以及第k1行的第二辅助像素单元提供控制信号，k1为大于等于1且小于等于Q的整数；在第Q+1行控制线至第Q+N行控制线中，第Q+k2行控制线分别与第k2行的各有效像素单元以及第k2行的负载电容元件电学连接，第Q+k2行控制线用于给第k2行的各有效像素单元以及第k2行的负载电容元件提供控制信号，k2为大于等于1且小于等于N的整数。可选的，还包括：第一列读出线至第M+W列读出线；在第一列读出线至第M列读出线中，第k3列读出线分别与第k3列的第一辅助像素单元和第k3列各有效像素单元电学连接，第k3列读出线用于逐行读出第k3列第一辅助像素单元的第一辅助数据和第k3列各有效像素单元的有效像素数据，k3为大于等于1且小于等于M的整数；所述若干第二辅助像素单元包括q行W列排列的若干全局列参考像素单元，q为大于等于1且小于等于Q的整数；第M+k4列读出线仅分别与第k4列的全局列参考像素单元电学连接，第M+k4列读出线用于仅读出第k4列的全局列参考像素单元的全局参考数据，k4为大于等于1且小于等于W的整数。可选的，所述全局列参考像素单元包括第二光电二极管和第二晶体管组，所述第二晶体管组包括第二传输晶体管，所述第二光电二极管和第二传输晶体管始终断开。可选的，当第一列读出线至第M列读出线用于逐行读出第1行有效像素单元至第N行有效像素单元中每行的有效像素数据时，所述第M+1列读出线至第M+W列读出线用于读出分别对应各行有效像素数据的全局参考数据。可选的，所述W大于等于2；在对应每行有效像素数据的全局参考数据中，第M+a列至第M+b列读出线读出的全局参考数据的平均值为对应行有效像素单元的电源噪声大小；其中，a为大于等于1且小于W的整数，b为大于a且小于等于W的整数。可选的，所述第一辅助像素单元包括第一光电二极管和与第一光电二极管连接的第一晶体管组，第一晶体管组包括第一传输晶体管，所述第一光电二极管被遮光，第一传输晶体管和第一光电二极管连接；所述第一辅助数据为第一光电二极管的暗电流的大小。可选的，所述负载电容包括第一导电层、第二导电层和位于第一导电层和第二导电层之间的电容介质层。本专利技术还提供一种图像传感器的形成方法，包括：提供基底，所述基底包括有效像素区、负载区、第一辅助像素区和第二辅助像素区，所述有效像素区具有相邻的第一侧和第三侧，所述第一辅助像素区位于有效像素区的第一侧，所述负载区位于有效像素区的第三侧，所述第二辅助像素区位于由负载区边缘和第一辅助像素区边缘构成的拐角处；在基底有效像素区上形成有效像素阵列，所述有效像素阵列包括N行×M列的若干有效像素单元，M为大于等于2的整数，N为大于等于2的整数；在基底第一辅助像素区上形成第一辅助像素阵列，第一辅助像素阵列包括Q行×M列的若干第一辅助像素单元，Q为大于等于1的整数；在基底第二辅助像素区上形成第二辅助像素阵列，第二辅助像素阵列包括Q行×W列的若干第二辅助像素单元，W为大于等于1的整数；在基底负载区上形成N个负载电容元件，所述N个负载电容元件分别位于每行有效像素单元的侧部，所述负载电容元件包括一个或多个负载电容。可选的，还包括：形成第一行控制线至第Q+N行控制线；在第一行控制线至第Q行控制线中，第k1行控制线分别与第k1行的各第一辅助像素单元以及第k1行的第二辅助像素单元电学连接，第k1行控制线用于给第k1行的各第一辅助像素单元以及第k1行的第二辅助像素单元提供控制信号，k1为大于等于1且小于等于Q的整数；在第Q+1行控制线至第Q+N行控制线中，第Q+k2行控制线分别与第k2行的各有效像素单元以及第k2行的负载电容元件电学连接，第Q+k2行控制线用于给第k2行的各有效像素单元以及第k2行的负载电容元件提供控制信号，k2为大于等于1且小于等于N的整数。可选的，还包括：形成第一列读出线至第M+W列读出线；在第一列读出线至第M列读出线中，第k3列读出线分别与第k3列的第一辅助像素单元和第k3列各有效像素单元电学连接，第k3列读出线用于逐行读出第k3列第一辅助像素单元的第一辅助数据和第k3列各有效像素单元的有效像素数据，k3为大于等于1且小于等于M的整数；所述若干第二辅助像素单元包括q行W列排列的若干全局列参考像素单元，q为大于等于1且小于等于Q的整数；第M+k4列读出线仅分别与第k4列的全局列参考像素单元电学连接，第M+k4列读出线用于仅读出第k4列的全局列参考像素单元的全局参考数据，k4为大于等于1且小于等于W的整数。与现有技术相比，本专利技术的技术方案具有以下优点：本专利技术技术方案提供的图像传感器中，在第一辅助像素单元和第二辅助像素单元存在的情况下，每个负载电容元件为对应行的有效像素单元上施加的控制信号提供负载，使有效像素单元上施加的控制信号、以及第一辅助像素单元和第二辅助像素单元上施加的控制信号遵守一定的时序要求。所述负载电容元件由负载电容构成，而负载电容由第一导电层、第二导电层以及电容介质层构成，负载电容在单位面积的电容大小大于像素单元在单位面积的电容大小，因此在负载电容元件占需要本文档来自技高网...

【技术保护点】
一种图像传感器，其特征在于，包括：基底，所述基底包括有效像素区、负载区、第一辅助像素区和第二辅助像素区，所述有效像素区具有相邻的第一侧和第三侧，所述第一辅助像素区位于有效像素区的第一侧，所述负载区位于有效像素区的第三侧，所述第二辅助像素区位于由负载区边缘和第一辅助像素区边缘构成的拐角处；位于基底有效像素区上的有效像素阵列，所述有效像素阵列包括N行×M列的若干有效像素单元，M为大于等于2的整数，N为大于等于2的整数；位于基底第一辅助像素区上的第一辅助像素阵列，第一辅助像素阵列包括Q行×M列的若干第一辅助像素单元，Q为大于等于1的整数；位于基底第二辅助像素区上的第二辅助像素阵列，第二辅助像素阵列包括Q行×W列的若干第二辅助像素单元，W为大于等于1的整数；位于基底负载区上的N个负载电容元件，所述N个负载电容元件分别位于每行有效像素单元的侧部，所述负载电容元件包括一个或多个负载电容。

【技术特征摘要】
1.一种图像传感器，其特征在于，包括：基底，所述基底包括有效像素区、负载区、第一辅助像素区和第二辅助像素区，所述有效像素区具有相邻的第一侧和第三侧，所述第一辅助像素区位于有效像素区的第一侧，所述负载区位于有效像素区的第三侧，所述第二辅助像素区位于由负载区边缘和第一辅助像素区边缘构成的拐角处；位于基底有效像素区上的有效像素阵列，所述有效像素阵列包括N行×M列的若干有效像素单元，M为大于等于2的整数，N为大于等于2的整数；位于基底第一辅助像素区上的第一辅助像素阵列，第一辅助像素阵列包括Q行×M列的若干第一辅助像素单元，Q为大于等于1的整数；位于基底第二辅助像素区上的第二辅助像素阵列，第二辅助像素阵列包括Q行×W列的若干第二辅助像素单元，W为大于等于1的整数；位于基底负载区上的N个负载电容元件，所述N个负载电容元件分别位于每行有效像素单元的侧部，所述负载电容元件包括一个或多个负载电容。2.根据权利要求1所述的图像传感器，其特征在于，所述有效像素单元包括有效光电二极管和与有效光电二级管电学连接的有效晶体管组，有效晶体管组包括有效传输晶体管，所述有效传输晶体管与有效光电二极管连接。3.根据权利要求1所述的图像传感器，其特征在于，还包括：第一行控制线至第Q+N行控制线；在第一行控制线至第Q行控制线中，第k1行控制线分别与第k1行的各第一辅助像素单元以及第k1行的第二辅助像素单元电学连接，第k1行控制线用于给第k1行的各第一辅助像素单元以及第k1行的第二辅助像素单元提供控制信号，k1为大于等于1且小于等于Q的整数；在第Q+1行控制线至第Q+N行控制线中，第Q+k2行控制线分别与第k2行的各有效像素单元以及第k2行的负载电容元件电学连接，第Q+k2行控制线用于给第k2行的各有效像素单元以及第k2行的负载电容元件提供控制信号，k2为大于等于1且小于等于N的整数。4.根据权利要求3所述的图像传感器，其特征在于，还包括：第一列读出线至第M+W列读出线；在第一列读出线至第M列读出线中，第k3列读出线分别与第k3列的第一辅助像素单元和第k3列各有效像素单元电学连接，第k3列读出线用于逐行读出第k3列第一辅助像素单元的第一辅助数据和第k3列各有效像素单元的有效像素数据，k3为大于等于1且小于等于M的整数；所述若干第二辅助像素单元包括q行W列排列的若干全局列参考像素单元，q为大于等于1且小于等于Q的整数；第M+k4列读出线仅分别与第k4列的全局列参考像素单元电学连接，第M+k4列读出线用于仅读出第k4列的全局列参考像素单元的全局参考数据，k4为大于等于1且小于等于W的整数。5.根据权利要求4所述的图像传感器，其特征在于，所述全局列参考像素单元包括第二光电二极管和第二晶体管组，所述第二晶体管组包括第二传输晶体管，所述第二光电二极管和第二传输晶体管始终断开。6.根据权利要求4所述的图像传感器，其特征在于，当第一列读出线至第M列读出线用于逐行读出第1行有效像素单元至第N行有效像素单元中每行的有效像素数据时，所述第M+1列读出线至第M+W列读出线用于读出分别对应各行有效像素数据的全局参考数据。7.根据权利要求6所述的图像传感器，其特征在于，所述W大于...

【专利技术属性】
技术研发人员：龚劲峰，常建光，
申请(专利权)人：德淮半导体有限公司，
类型：发明
国别省市：江苏,32