基于上位机RS485通信实现半双工模拟全双工的通信装置及通信方法制造方法及图纸

本发明专利技术所设计的基于上位机RS485通信实现半双工模拟全双工的通信装置，包括上位机和执行机构，上位机上设有用户界面，所述上位机通过RS485的AB双线与执行机构通信，上位机的MCU上还连接有外部存储空间，本发明专利技术所得到的基于上位机RS485通信实现半双工模拟全双工的通信装置，结构简单设计合理，使用了简单的芯片连接结构即完成了类似全双工的通信效果，非常适合在低成本的电子设备上使用。而本法所得到的通信方法，其上位机旨在模拟RS485双线的全双工方式，避免了双线RS485通信时，同一时刻只能有一方数据进行发送，当上位机数据量指令较多时，上位会产生的时间延迟，造成UI界面卡顿严重后果，防止了那些不能有时间延误的交互式应用出现卡顿导致的不利影响。

【技术实现步骤摘要】
基于上位机RS485通信实现半双工模拟全双工的通信装置及通信方法
本专利技术涉及一种RS485通信技术，特别是一种基于上位机RS485通信实现半双工模拟全双高的通信装置及通信方法。
技术介绍
随着智能操作系统的更新、硬件的更替、媒体技术发展的同时，智能操作系统UI的及时更新和显示越来越重要，传统的RS485总线同步更新UI技术越来越适应不了现代智能操作系统UI界面的更新，同步等待上位机UI的显示越来越不能被用户所接受，界面更新卡顿延迟严重影响了用户操作的体验，因此，如何快速更新上位机UI成为目前待解决的问题。基于这种背景的下，同步更新RS485UI技术的必要性也越来越明显。
技术实现思路
为了解决上述问题，本专利技术提供了一种能快速更新上位机UI，提高操作速度的基于上位机RS485通信实现半双工模拟全双工的通信装置及通信方法。本专利技术所设计的基于上位机RS485通信实现半双工模拟全双工的通信装置，包括上位机和执行机构，上位机上设有用户界面，所述上位机通过RS485的AB双线与执行机构通信，上位机的MCU上还连接有外部存储空间。进一步的方案是，所述的上位机内设有MCU，所述的MCU为STM32F103，所述的外部存储器是型号为65WV51216EBLL的SRAM，其中SRAM的A[0:18]接口接MCU的FMSC_A[0:18]接口，SRAM的D[0:15]接口接MCU的FSMC_D[0:15]接口，SRAM的UB接口接MCU的FSMC_NBL1接口，SRAM的LB接口接MCU的FSMC_NBL0接口，SRAM的OE接口接MCU的FSMC_OE接口，SRAM的WE接口接MCU的FSMC_WE接口，SRAM的CS接口接MCU的FSMC_NE3接口。所述的基于上位机RS485通信实现半双工模拟全双工的通信装置的通信方法，是包含以下步骤：1）上位机接入RS485的AB双线，采用两线制，接入成功后，确认设备之间的串口和波特率是否正常，确认另一端传感器端装置是否正常，数据传输及数据包是否无误；2）用户点击上位机用户界面，开始发送登录及采集数据等各种指令，发送到执行机构进行通信，当数据量发送较大时，上位机在外部存储空间模拟的缓存指令容器中开辟一块连续的、大小相同的空间，用来存储数据缓存指令，此存储空间为动态存储，随着缓存指令的增加而逐渐增大；3）采两线制通信方式执行机构时，缓存指令容器开始检查是否还有需要发送的缓存指令，当检测到列表中存储未发送的缓存指令时，开始通知上位机数据发送成功，以达到上位快速更新UI界面的效果，同时，底层缓存指令容器采用从队列中，取出待排队的缓存指令进行对执行机构数据的通信，底层缓存指令发送数据包成功后，开始接收到执行机构返回的功能数据，然后缓存指令容器移出上一次发送的成功指令，同时，接收到执行机构执行成功指令后，底层缓存队列开始向上位机反馈指令执行成功，上位机收到对应ID指令，再把具体执行成功指令更新，以达到批令发送和接收双方通信成功；4）底层缓存指令容器发送和接收指令成功后，定时清理缓存指令容器的大小，以保证RS485双线模拟全双工通信的稳定性和快速性；5）当检测到底层缓存指令容器没有通信指令时，开始减少底层缓存指令的空间，以达到节省缓存装置的空间，等待下一次的半双工模拟全双工通信过程。本专利技术所得到的基于上位机RS485通信实现半双工模拟全双工的通信装置，结构简单设计合理，使用了简单的芯片连接结构即完成了类似全双工的通信效果，非常适合在低成本的电子设备上使用。而本法所得到的通信方法，其上位机旨在模拟RS485双线的全双工方式，避免了双线RS485通信时，同一时刻只能有一方数据进行发送，当上位机数据量指令较多时，上位会产生的时间延迟，造成UI界面卡顿严重后果，防止了那些不能有时间延误的交互式应用出现卡顿导致的不利影响。采用双线RS485通信模拟全双工通信，在数据较大时进行数据级存和指令缓存，上层UI界面更新过快时，对指令不会造成阻塞影响；等侍上位机空闲时，继续发送未发送完的指令，以达到半双功模全双功能的效果。附图说明图1是本专利技术框架结构图。图2是本专利技术MCU与SRAM电路连接图。具体实施方式下面将结合本专利技术实施例以及附图，对本专利技术的技术方案进行清楚、完整的描述。实施例1。基于上位机RS485通信实现半双工模拟全双工的通信装置，包括上位机1和执行机构2，上位机1上设有用户界面3，所述上位机1通过RS485的AB双线与执行机构2通信，上位机的MCU上还连接有外部存储空间4。其中所述的上位机内设有MCU，所述的MCU为STM32F103，所述的外部存储器是型号为65WV51216EBLL的SRAM，其中SRAM的A[0:18]接口接MCU的FMSC_A[0:18]接口，SRAM的D[0:15]接口接MCU的FSMC_D[0:15]接口，SRAM的UB接口接MCU的FSMC_NBL1接口，SRAM的LB接口接MCU的FSMC_NBL0接口，SRAM的OE接口接MCU的FSMC_OE接口，SRAM的WE接口接MCU的FSMC_WE接口，SRAM的CS接口接MCU的FSMC_NE3接口。所述的基于上位机RS485通信实现半双工模拟全双工的通信装置的通信方法，是包含以下步骤：1）上位机接入RS485的AB双线，采用两线制，接入成功后，确认设备之间的串口和波特率是否正常，确认另一端传感器端装置是否正常，数据传输及数据包是否无误；2）用户点击上位机用户界面，开始发送登录及采集数据等各种指令，发送到执行机构进行通信，当数据量发送较大时，上位机在外部存储空间模拟的缓存指令容器中开辟一块连续的、大小相同的空间，用来存储数据缓存指令，此存储空间为动态存储，随着缓存指令的增加而逐渐增大；3）采两线制通信方式执行机构时，缓存指令容器开始检查是否还有需要发送的缓存指令，当检测到列表中存储未发送的缓存指令时，开始通知上位机数据发送成功，以达到上位快速更新UI界面的效果，同时，底层缓存指令容器采用从队列中，取出待排队的缓存指令进行对执行机构数据的通信，底层缓存指令发送数据包成功后，开始接收到执行机构返回的功能数据，然后缓存指令容器移出上一次发送的成功指令，同时，接收到执行机构执行成功指令后，底层缓存队列开始向上位机反馈指令执行成功，上位机收到对应ID指令，再把具体执行成功指令更新，以达到批令发送和接收双方通信成功；4）底层缓存指令容器发送和接收指令成功后，定时清理缓存指令容器的大小，以保证RS485双线模拟全双工通信的稳定性和快速性；5）当检测到底层缓存指令容器没有通信指令时，开始减少底层缓存指令的空间，以达到节省缓存装置的空间，等待下一次的半双工模拟全双工通信过程。本文档来自技高网...

【技术保护点】
一种基于上位机RS485通信实现半双工模拟全双工的通信装置，包括上位机和执行机构，上位机上设有用户界面，其特征是所述上位机通过RS485的AB双线与执行机构通信，上位机的MCU上还连接有外部存储空间。

【技术特征摘要】
1.一种基于上位机RS485通信实现半双工模拟全双工的通信装置，包括上位机和执行机构，上位机上设有用户界面，其特征是所述上位机通过RS485的AB双线与执行机构通信，上位机的MCU上还连接有外部存储空间。2.根据权利要求1所述的基于上位机RS495通信实现半双工模拟全双工的通信装置，其特征是所述的上位机内设有MCU，所述的MCU为STM32F103，所述的外部存储器是型号为65WV51216EBLL的SRAM，其中SRAM的A[0:18]接口接MCU的FMSC_A[0:18]接口，SRAM的D[0:15]接口接MCU的FSMC_D[0:15]接口，SRAM的UB接口接MCU的FSMC_NBL1接口，SRAM的LB接口接MCU的FSMC_NBL0接口，SRAM的OE接口接MCU的FSMC_OE接口，SRAM的WE接口接MCU的FSMC_WE接口，SRAM的CS接口接MCU的FSMC_NE3接口。3.一种如权利要求1所述的基于上位机RS485通信实现半双工模拟全双工的通信装置的通信方法，其特征是包含以下步骤：1）上位机接入RS485的AB双线，采用两线制，接入成功后，确认设备之间的串口和波特率是否正常，确认另一端传感器端装置是否正常，数据传输及...

【专利技术属性】
技术研发人员：徐泉，郑小平，王燕娜，周伯涛，胡权，欧阳超，庞若萍，张超，
申请(专利权)人：数源科技股份有限公司，
类型：发明
国别省市：浙江,33