阻抗电路制造技术

本发明专利技术提供了一种阻抗电路，阻抗电路包括多晶硅电阻器和控制器，多晶硅电阻器具有第一端子和第二端子，控制器提供第一控制电压和第二控制电压，其中该多晶硅电阻器的第一端子和第二端子之间的电阻值根据该第一控制电压和该第二控制电压确定，该第二控制电压不同于该第一控制电压。本发明专利技术提出的阻抗电路可以消除多晶硅电阻器的损耗效应，并使得多晶硅电阻器更加线性和更遵循欧姆定律。

【技术实现步骤摘要】
阻抗电路
本专利技术涉及阻抗电路，特别是涉及阻抗电路以及阻抗电路中的多晶硅电阻器(poly-resistor)。
技术介绍
多晶硅电阻器的特征是片电阻(sheetresistance)值。为了减少芯片尺寸，通常使用高片电阻值的多晶硅电阻器，并且高片电阻值的多晶硅电阻器可以制造在较小的面积中，它们广泛用于各种集成电路。然而，损耗效应(depletioneffect)是以多晶硅作为栅极材料的器件的阈值电压出现不期望的变化，在电子电路中导致不可预知的行为。造成多晶硅电阻器的严重的非线性。因此，需要新颖的解决方案来抑制多晶硅电阻器中不理想的损耗效应。
技术实现思路
本专利技术提供一种阻抗电路，以解决上述问题。本专利技术提供了一种阻抗电路，包括：多晶硅电阻器，具有第一端子和第二端子；以及控制器，提供第一控制电压和第二控制电压，其中该多晶硅电阻器的第一端子和第二端子之间的电阻值根据该第一控制电压和该第二控制电压确定；其中该第二控制电压不同于该第一控制电压。本专利技术提出的阻抗电路可以消除多晶硅电阻器的损耗效应，并使得多晶硅电阻器更加线性和更遵循欧姆定律。在结合附图阅读本专利技术的实施例的以下详细描述之后，本专利技术的各种目的、特征和优点将是显而易见的。然而，这里使用的附图仅以解释说明为目的，而不应被视为本专利技术的限制。附图说明在浏览了下文的具体实施方式和相应的附图后，本领域技术人员将更容易理解上述本专利技术的目的和优点。图1是根据本专利技术的实施方式的阻抗电路100的示意图。图2是根据本专利技术的实施方式的多晶硅电阻器210的示意图。图3是根据本专利技术的实施方式的多晶硅电阻器310的示意图。图4是根据本专利技术的实施方式的多晶硅电阻器410的示意图。图5A是根据本专利技术的实施方式的阻抗电路500A的示意图。图5B是根据本专利技术的另一实施方式的阻抗电路500B的示意图。图6A是根据本专利技术的实施方式的差分或伪差分放大器600A的示意图。图6B是根据本专利技术的实施方式的差分或伪差分放大器600B的示意图。图6C是根据本专利技术的实施方式的差分或伪差分放大器600C的示意图。图6D是根据本专利技术的实施方式的差分或伪差分放大器600D的示意图。图7A是根据本专利技术的实施方式的差分至单端的放大器700A的示意图。图7B是根据本专利技术的实施方式的差分至单端的放大器700B的示意图。图7C是根据本专利技术的实施方式的差分至单端的放大器700C的示意图。图7D是根据本专利技术的实施方式的差分至单端的放大器700D的示意图。图8A是根据本专利技术的实施方式的反相放大器800A的示意图。图8B是根据本专利技术的实施方式的反相放大器800B的示意图。图8C是根据本专利技术的实施方式的反相放大器800C的示意图。具体实施方式图1是根据本专利技术的实施方式的阻抗电路100的示意图。阻抗电路100包括多晶硅电阻器110和控制器120。多晶硅电阻器110具有第一端子111和第二端子112。如果第二端子112处的第二电压V2高于第一端子111处的第一电压V1(即，驱动电压差(V2-V1)施加于多晶硅电阻器110)，则通过多晶硅电阻器110的电流将从第二端子112流向第一端子111。控制器120可以是电压发生器、分压器或加权加法电路。控制器120配置为生成用于控制多晶硅电阻器110的第一控制电压VC1和第二控制电压VC2。根据第一控制电压VC1和第二控制电压VC2确定多晶硅电阻器110的第一端子111和第二端子112之间的电阻。在一个实施方式，第二控制电压VC2不同于第一控制电压VC1。这种设计可以改善多晶硅电阻器110的线性度。请参考下面的实施方式和附图。应该注意的是，这些实施方式和附图是示例性，而不是对本专利技术的限制。图2是根据本专利技术的实施方式的多晶硅电阻器210的示意图。图2例示了图1所示的多晶硅电阻器110的详细的物理结构。在图2中，具有第一端子211和第二端子212的多晶硅电阻器210包括多晶硅层(poly-siliconlayer)220、通道层(channellayer)230和绝缘层(insulationlayer)240。多晶硅层220具有彼此远离的第一端221和第二端222。多晶硅层220的第一端221耦接到多晶硅电阻器210的第一端子211，多晶硅层220的第二端222耦接到多晶硅电阻器210的第二端子212。如果第二端子212的第二电压V2高于第一端子211处的第一电压V1(即，驱动电压差(V2-V1)施加于多晶硅电阻器210)，则通过多晶硅电阻器210的电流将从第二端子212流向第一端子211。也就是说，电流可以流经多晶硅层220，从第二端222流向第一端221。通道层230可以是导电层、半导体层或者是不同于多晶硅层220的另一多晶硅层。通道层230具有彼此远离的第一端231和第二端232。通道层230的第一端231用于接收第一控制电压VC1，通道层230的第二端232用于接收第二控制电压VC2。在一些实施方式，通道层230的第一端231比通道层230的第二端232更靠近多晶硅层220的第一端221，通道层230的第二端232比通道层230的第一端231更靠近多晶硅层220的第二端222。因此，第一控制电压VC1控制多晶硅层220的第一端221的操作特性(例如，电阻)，第二控制电压VC2控制多晶硅层220的第二端222的操作特性(例如，电阻)。绝缘层240可以由任何绝缘材料制成。绝缘层240设置于多晶硅层220和通道层230之间，并被配置为将多晶硅层220与通道层230隔离开。进一步参考图1和图2。为了抑制多晶硅电阻器110的损耗效应，第一控制电压VC1和第二控制电压VC2可以是动态的，而不是固定值。例如，第一控制电压VC1和第二控制电压VC2可以根据多晶硅电阻器110的第一端子111处的第一电压V1和多晶硅电阻器110的第二端子112处的第二电压V2确定。即，第一控制电压VC1和第二控制电压VC2均可以是第一电压V1和第二电压V2的函数。上述函数可以是线性的并且可表示为如下公式(1)～(3)：VC1＝f(V1，V2)＝A·V1+B·V2……………………….………………….(1)VC2＝g(V1，V2)＝C·V1+D·V2………………………………..………….(2)VC2≠VC1.…………………………………………………………………...(3)其中，VC1表示第一控制电压VC1，VC2表示第二控制电压VC2，V1表示第一电压V1，V2表示第二电压V2，A、B、C、D均表示相应的值。上述值A、B、C、D是可以被调整的以应对不同的需求。具体来说，当控制器120响应于第一电压V1和第二电压V2来动态调整第一控制电压VC1和第二控制电压VC2时，多晶硅电阻器110的损耗效应可以被抑制。本专利技术提出的阻抗电路比传统的多晶硅电阻器更加线性并且更为集中，传统的多晶硅电阻器中只有一个控制电压施加到多晶硅电阻器或者施加于多晶硅电阻器的控制电压是固定的。在一些实施方式，第一控制电压VC1基本上等于第一电压V1，第二控制电压VC2基本上等于第二电压V2。也就是说，根据公式(1)～(3)，值A和D都设置为1，值B和C都设置为0。参考图2的物理结构，如果第一控制电压VC1等于第一电压V1并且第二控制电压VC2等于第二电压V2，本文档来自技高网...

【技术保护点】
一种阻抗电路，包括：多晶硅电阻器，具有第一端子和第二端子；以及控制器，提供第一控制电压和第二控制电压；其中该多晶硅电阻器的第一端子和第二端子之间的电阻值根据该第一控制电压和该第二控制电压确定；其中该第二控制电压不同于该第一控制电压。

【技术特征摘要】
2016.10.12 US 62/407,070;2017.09.01 US 15/693,5481.一种阻抗电路，包括：多晶硅电阻器，具有第一端子和第二端子；以及控制器，提供第一控制电压和第二控制电压；其中该多晶硅电阻器的第一端子和第二端子之间的电阻值根据该第一控制电压和该第二控制电压确定；其中该第二控制电压不同于该第一控制电压。2.如权利要求1所述的阻抗电路，其特征在于，该多晶硅电阻器包括：多晶硅层，具有第一端和第二端，其中该多晶硅层的第一端耦接到该多晶硅电阻器的第一端子，该多晶硅层的第二端耦接到该多晶硅电阻器的第二端子；通道层，具有第一端和第二端，其中该通道层的第一端被设置为接收该第一控制电压，该通道层的第二端被设置为接收该第二控制电压；以及绝缘层，设置在该多晶硅层和该通道层之间。3.如权利要求2所述的阻抗电路，其特征在于，该通道层的第一端靠近该多晶硅层的第一端，以及该通道层的第二端靠近该多晶硅层的第二端。4.如权利要求2所述的阻抗电路，其特征在于，该通道层是导电层、半导体层或者另一多晶硅层。5.如权利要求2所述...

【专利技术属性】
技术研发人员：温松翰，陈冠达，
申请(专利权)人：联发科技股份有限公司，
类型：发明
国别省市：中国台湾,71