一种应用于升降压电路的电流采样电路及其控制方法技术

本发明专利技术公开了一种应用于升降压电路的电流采样电路及其控制方法。所述升降压电路包括参考地、第一MOS管(金属氧化物半导体场效应晶体管)、第二MOS管、第三MOS管、第四MOS管和电感器，所述电流采样电路包括第一电流采样电路、第二电流采样电路和电流处理电路，所述第一采样电路用于采样第一MOS管上流过的电流获得第一采样电流，所述第二采样电路用于采样第四MOS管上流过的电流获得第二采样电流，所述电流处理电路根据第一采样电流和第二采样电流产生第三采样电流，其中第三采样电流在一个电路工作周期内的平均值代表升降压电路的输出电流。与现有技术相比，本发明专利技术实现了芯片内部的电流采样功能，减少了电源损耗和芯片引脚数，降低了系统的成本。

【技术实现步骤摘要】
一种应用于升降压电路的电流采样电路及其控制方法
本专利技术涉及电子电路，具体但不限于涉及应用于升降压电路的电流采样电路及其控制方法。
技术介绍
为了采样升降压电路(Buck-Boost电路)的输出电流信息，传统的方法通常是串联一个外部电阻进行电流采样。如图1所示为一个传统Buck-Boost电路的电流采样电路，包括第一MOS管(金属氧化物半导体场效应晶体管)SWA、第二MOS管SWB、第三MOS管SWC、第四MOS管SWD、电感L和采样电阻Rs，其中所述采样电阻Rs与第四MOS管SWD的漏极耦接，通过获取电阻Rs两端的电压Vs可以计算出电路的输出电流Iout，但是这种采样方法中的外部电阻Rs会增加电源损耗，并且电路芯片需要增加两个采样引脚以供电阻Rs的接入，这就增加了系统的成本。
技术实现思路
为了解决上述现有技术的一个或多个技术问题，本专利技术提出一种应用于升降压电路的电流采样电路及其控制方法。根据本专利技术实施例的一种电源开关电路，包括：参考地，为电流采样电路提供参考地；第一MOS管，具有源极、漏极和门极，所述漏极用于接收电路的输入电压，所述门极用于接收第一门极驱动信号；第二MOS管，具有源极、漏极和门极，所述第二MOS管的漏极耦接于第一MOS管的源极，所述第二MOS管的源极耦接于参考地，所述第二MOS管的门极用于接收第二门极驱动信号；第三MOS管，具有源极、漏极和门极，所述第三MOS管的源极耦接于参考地，所述第三MOS管的门极用于接收第三门极驱动信号；第四MOS管，具有源极、漏极和门极，所述第四MOS管的源极耦接于所述第三MOS管的漏极，所述第四MOS管的漏极用于输出电路的输出电压，所述第四MOS管的门极用于接收第四门极驱动信号；电感器，具有第一端和第二端，所述第一端耦接于所述第一MOS管的源极与所述第二MOS管的漏极的共同端点，所述第二端耦接于所述第三MOS管的漏极与所述第四MOS管的源极的共同端点；电流采样电路，耦接于第一MOS管和第四MOS管，用于采样第一MOS管和第四MOS管上流过的电流，输出代表第一MOS管上流过的电流的第一采样电流和代表第四MOS管上流过的电流的第二采样电流；以及电流处理电路，耦接于电流采样电路，用于接收第一采样电流和第二采样电流，并根据第一采样电流和第二采样电流产生第三采样电流，所述第三采样电流在一个电路工作周期内的平均值代表电路的输出电流。根据本专利技术的实施例的一种应用于升降压电路(Buck-Boost电路)的电流采样电路，所述Buck-Boost电路包括为参考地、第一MOS管、第二MOS管、第三MOS管、第四MOS管和电感器，所述第一MOS管、第二MOS管、第三MOS管和第四MOS管均具有源极、漏极和门极，所述第一MOS管的漏极用于接收Buck-Boost电路的输入电压，所述第一MOS管的门极用于接收第一门极驱动信号，所述第二MOS管的漏极耦接于第一MOS管的源极，所述第二MOS管的源极耦接于参考地，所述第二MOS管的门极用于接收第二门极驱动信号，所述第三MOS管的源极耦接于参考地，所述第三MOS管的门极用于接收第三门极驱动信号，所述第四MOS管的源极耦接于所述第三MOS管的漏极，所述第四MOS管的漏极用于输出Buck-Boost电路的输出电压，所述第四MOS管的门极用于接收第四门极驱动信号，所述电感器具有第一端和第二端，所述第一端耦接于所述第一MOS管的源极与所述第二MOS管的漏极的共同端点，所述第二端耦接于所述第三MOS管的漏极与所述第四MOS管的源极的共同端点，所述电流采样电路包括：第一电流采样电路，用于采样第一MOS管上流过的电流并输出第一采样电流，所述第一采样电流代表第一MOS管上流过的电流；第二电流采样电路，用于采样第四MOS管上流过的的电流并输出第二采样电流，所述第二采样电流代表第四MOS管上流过的电流；以及电流处理电路，耦接于第一电流采样电路和第二电流采样电路，用于接收第一采样电流和第二采样电流，并根据第一采样电流和第二采样电流产生第三采样电流，所述第三采样电流在一个电路工作周期内的平均值代表Buck-Boost电路的输出电流。根据本专利技术实施例的一种应用于升降压电路(Buck-Boost电路)的电流采样电路的控制方法，所述Buck-Boost电路包括输入电压、输出电压、第一MOS管、第二MOS管、第三MOS管和第四MOS管，所述电流采样电路包括第一电流采样电路、第二电流采样电路和电流处理电路，所述控制方法包括：根据输入电压和输出电压产生第一工作模式信号、第二工作模式信号和第三工作模式信号；利用第一电流采样电路采样第一MOS管上流过的电流获得第一采样电流；利用第二电流采样电路采样第四MOS管上流过的电流获得第二采样电流；以及利用电流处理电路处理第一采样电流和第二采样电流以获得第三采样电流，其中所述第三采样电流在一个电路工作周期内的平均值代表Buck-Boost电路的输出电流。根据本专利技术实施例的应用于升降压电路的电流采样电路及其控制方法，实现了芯片内部的电流采样功能，减少了电源损耗和芯片引脚数，降低了系统的成本，并且避免了第一MOS管和第四MOS管导通瞬间的电流尖峰而引起的采样误差问题，提高了采样电流的精度。附图说明为了更好地理解本专利技术，将根据以下附图对本专利技术进行详细描述。图1示出根据本专利技术一实施例的传统Buck-Boost电流采样电路001的电路结构示意图；图2示出根据本专利技术一实施例的Buck-Boost电流采样电路002的电路结构示意图；图3示出根据本专利技术一实施例的图2中所述的电流处理电路20的电路结构示意图；图4示出根据本专利技术一实施例的图3中所述的工作模式信号产生电路21的电路结构示意图；图5示出根据本专利技术一实施例的图3中所述的使能信号产生电路22的电路结构示意图；图6示出根据本专利技术一实施例的Buck-Boost电流采样电路002在第一工作模式下的电感电流波形图和采样电流波形图003；图7示出根据本专利技术一实施例的Buck-Boost电流采样电路002在第二工作模式下的电感电流波形图和采样电流波形图004；图8示出根据本专利技术一实施例的Buck-Boost电流采样电路002在第三工作模式下的电感电流波形图和采样电流波形图005；图9示出根据本专利技术一实施例的应用于Buck-Boost电路的电流采样电路的控制方法流程图006。贯穿所有附图相同的附图标记表示相同或相似的部件或特征。具体实施方式下面将详细描述本专利技术的具体实施例，应当注意，这里描述的实施例只用来举例说明，并不用来限制本专利技术。在以下描述中，为了提供对本专利技术的透彻理解，阐述了大量特定细节。然而，对于本领域普通技术人员显而易见的是：不必采用这些特定细节来实行本专利技术。在其他实例中，为了避免混淆本专利技术，未具体描述公知的电路、材料或方法。在整个说明书中，对“一个实施例”、“实施例”、“一个示例”或“示例”的提及意味着：结合该实施例或示例描述的特定特征、结构或特性被包含在本专利技术至少一个实施例中。因此，在整个说明书的各个地方出现的短语“在一个实施例中”、“在实施例中”、“一个示例”或“示例”不一定都指同一实施例或示例。此外，可以以任何适当的组合和/或子组合将特定的特征、结构或特性组合在一个或多个实施例或示例中。本文档来自技高网...

【技术保护点】
一种电源开关电路，包括：参考地，为电流采样电路提供参考地；第一MOS管(金属氧化物半导体场效应晶体管)，具有源极、漏极和门极，所述漏极用于接收电路的输入电压，所述门极用于接收第一门极驱动信号；第二MOS管，具有源极、漏极和门极，所述第二MOS管的漏极耦接于第一MOS管的源极，所述第二MOS管的源极耦接于参考地，所述第二MOS管的门极用于接收第二门极驱动信号；第三MOS管，具有源极、漏极和门极，所述第三MOS管的源极耦接于参考地，所述第三MOS管的门极用于接收第三门极驱动信号；第四MOS管，具有源极、漏极和门极，所述第四MOS管的源极耦接于所述第三MOS管的漏极，所述第四MOS管的漏极用于输出电路的输出电压，所述第四MOS管的门极用于接收第四门极驱动信号；电感器，具有第一端和第二端，所述第一端耦接于所述第一MOS管的源极与所述第二MOS管的漏极的共同端点，所述第二端耦接于所述第三MOS管的漏极与所述第四MOS管的源极的共同端点；电流采样电路，耦接于第一MOS管和第四MOS管，用于采样第一MOS管和第四MOS管上流过的电流，输出代表第一MOS管上流过的电流的第一采样电流和代表第四MOS管上流过的电流的第二采样电流；以及电流处理电路，耦接于电流采样电路，用于接收第一采样电流和第二采样电流，并根据第一采样电流和第二采样电流产生第三采样电流，所述第三采样电流在一个电路工作周期内的平均值代表电路的输出电流。...

【技术特征摘要】
1.一种电源开关电路，包括：参考地，为电流采样电路提供参考地；第一MOS管(金属氧化物半导体场效应晶体管)，具有源极、漏极和门极，所述漏极用于接收电路的输入电压，所述门极用于接收第一门极驱动信号；第二MOS管，具有源极、漏极和门极，所述第二MOS管的漏极耦接于第一MOS管的源极，所述第二MOS管的源极耦接于参考地，所述第二MOS管的门极用于接收第二门极驱动信号；第三MOS管，具有源极、漏极和门极，所述第三MOS管的源极耦接于参考地，所述第三MOS管的门极用于接收第三门极驱动信号；第四MOS管，具有源极、漏极和门极，所述第四MOS管的源极耦接于所述第三MOS管的漏极，所述第四MOS管的漏极用于输出电路的输出电压，所述第四MOS管的门极用于接收第四门极驱动信号；电感器，具有第一端和第二端，所述第一端耦接于所述第一MOS管的源极与所述第二MOS管的漏极的共同端点，所述第二端耦接于所述第三MOS管的漏极与所述第四MOS管的源极的共同端点；电流采样电路，耦接于第一MOS管和第四MOS管，用于采样第一MOS管和第四MOS管上流过的电流，输出代表第一MOS管上流过的电流的第一采样电流和代表第四MOS管上流过的电流的第二采样电流；以及电流处理电路，耦接于电流采样电路，用于接收第一采样电流和第二采样电流，并根据第一采样电流和第二采样电流产生第三采样电流，所述第三采样电流在一个电路工作周期内的平均值代表电路的输出电流。2.如权利要求1所述的电源开关电路，其中：当电路处于第一工作模式时，第三MOS管保持关断，第四MOS管保持开通，第一MOS管和第二MOS管交替开通和关断；当电路处于第二工作模式时，第一MOS管保持开通，第二MOS管保持关断，第三MOS管和第四MOS管交替开通和关断；以及当电路处于第三工作模式时，第一MOS管、第二MOS管、第三MOS管和第四MOS管两两交替开通和关断。3.如权利要求1所述的电源开关电路，其中：当电路处于第一工作模式时，所述电流处理电路截取第二采样电流作为第三采样电流；当电路处于第二工作模式时，所述电流处理电路截取在第四MOS管导通期间的第一采样电流作为第三采样电流；以及当电路处于第三工作模式时，所述电流处理电路截取从第三MOS管关断时刻到第二MOS管开通时刻期间的第一采样电流和从第二MOS管开通时刻到第三MOS管开通时刻期间的第二采样电流作为第三采样电流。4.如权利要求1所述的电源开关电路，所述电流采样电路还包括：第一电流采样电路，用于采样第一MOS管上的电流，具有第一输入端、第二输入端和输出端，所述第一输入端耦接于所述第一MOS管的漏极，所述第二输入端耦接于所述第一MOS管的源极，所述输出端用于输出第一采样电流；以及第二电流采样电路，用于采样第四MOS管上的电流，具有第一输入端、第二输入端和输出端，所述第二电流采样电路的第一输入端耦接于所述第四MOS管的源极，所述第二电流采样电路的第二输入端耦接于所述第四MOS管的漏极，所述第二电流采样电路的输出端用于输出第二采样电流。5.如权利要求4所述的电源开关电路，所述第一电流采样电路还包括：第五MOS管，具有源极、漏极和门极，所述第五MOS管的漏极耦接于所述第一MOS管的漏极，所述第五MOS管的门极用于接收第一门极驱动信号；第一采样电阻，具有第一端和第二端，所述第一采样电阻的第一端耦接于所述第五MOS管的源极，所述第一采样电阻的第二端耦接于所述第一MOS管的源极；以及第一采样信号放大电路，用于接收第一采样电阻两端的电压，并对第一采样电阻两端的电压进行处理并放大，输出第一采样电流。6.如权利要求4所述的电源开关电路，所述第二电流采样电路还包括：第六MOS管，具有源极、漏极和门极，所述第六MOS管的漏极耦接于所述第四MOS管的漏极，所述第六MOS管的门极用于接收第四门极驱动信号；第二采样电阻，具有第一端和第二端，所述第二采样电阻的第一端耦接于所述第六MOS管的源极，所述第二采样电阻的第二端耦接于所述第四MOS管的源极；以及第二采样信号放大电路，用于接收第二采样电阻两端的电压，并对第二采样电阻两端的电压进行处理并放大，输出第二采样电流。7.如权利要求1所述的电源开关电路，还包括：工作模式信号产生电路，根据输入电压和输出电压产生第一工作模式信号、第二工作模式信号和第三工作模式信号；以及使能信号产生电路，根据第二门极驱动信号和第三门极驱动信号产生第一使能信号和第二使能信号。8.如权利要求7所述的电源开关电路，所述电流处理电路还包括：第七MOS管，具有源极、漏极和门极，所述第七MOS管的漏极用于接收第一采样电流，所述第七MOS管的门极用于接收第二工作模式信号；第八MOS管，具有源极、漏极和门极，所述第八MOS管的漏极耦接于所述第七MOS管的源极，所述第八MOS管的门极用于接收第四门极驱动信号；第九MOS管，具有源极、漏极和门极，所述第九MOS管的漏极耦接于所述第七MOS管的漏极，用于接收第一采样电流，所述第九MOS管的门极用于接收第三工作模式信号；第十MOS管，具有源极、漏极和门极，所述第十MOS管的漏极耦接于所述第九MOS管的源极，所述第十MOS管的门极用于接收第一使能信号；第十一MOS管，具有源极、漏极和门极，所述第十一MOS管的漏极用于接收第二采样电流，所述第十一MOS管的门极用于接收一工作模式信号；第十二MOS管，具有源极、漏极和门极，所述第十二MOS管的漏极耦接于所述第十一MOS管的漏极，用于接收第二采样电流，所述第十二MOS管的门极用于接收第三工作模式信号；以及第十三MOS管，具有源极、漏极和门极，所述第十三MOS管的漏极耦接于所述第十二MOS管的源极，所述第十三MOS管的门极用于接收第二使能信号；其中所述第八MOS管的源极、所述第十MOS管的源极、所述第十一MOS管的源极和所述第十三MOS管的源极耦接于一个共同端点，用于输出第三采样电流。9.如权利要求7所述的电源开关电路，所述工作模式信号产生电路还包括：第一偏置电压源，用于提供第一偏置电压，具有正极端和负极端，所述负极端耦接于输入电压；第二偏置电压源，用于提供第二偏置电压，具有正极端和负极端，所述第二偏置电压源的负极端耦接于输出电压；第一比较电路，具有第一输入端、第二输入端和输出端，所述第一比较电路的第一输入端用于接收输入电压，所述第一比较电路的第二输入端耦接于第二偏置电压源的正极端，用于接收输出电压与第二偏置电压叠加后所得的第一电压信号，所述第一比较电路根据输入电压与第一电压信号的比较结果产生第一工作模式信号，所述第一比较电路的输出端用于输出第一工作模式信号，其中当输入电压大于第一电压信号时，第一工作模式信号为逻辑高，当输入电压小于或等于第一电压信号时，第一工作模式信号为逻辑低；第二比较电路，具有第一输入端、第二输入端和输出端，所述第二比较电路的第一输入端用于接收输出电压，所述第二比较电路的第二输入端耦接于第一偏置电压源的正极端，用于接收输入电压与第一偏置电压叠加后所得的第二电压信号，所述第二比较电路根据输出电压与第二电压信号的比较结果产生第二工作模式信号，所述第二比较电路的输出端用于输出第二工作模式信号，其中当输出电压大于第二电压信号时，第二工作模式信号为逻辑高，当输出电压小于或等于第二电压信号时，第二工作模式信号为逻辑低；以及或非门，具有第一输入端、第二输入端和输出端，所述或非门的第一输入端耦接于第一比较电路的输出端，用于接收第一工作模式信号，所述或非门的第二输入端耦接于第二比较电路的输出端，用于接收第二工作模式信号，所述或非门根据第一工作模式信号和第二工作模式信号产生第三工作模式信号，所述或非门的输出端用于输出第三工作模式信号，其中当第一工作模式信号或者第二工作模式信号为逻辑高时，第三工作模式信号为逻辑低，只有当第一工作模式信号和第二工作模式信号均为逻辑低时，第三工作模式信号为逻辑高。10.如权利要求7所述的电源开关电路，所述使能信号产生电路还包括：非门，具有输入端和输出端，所述非门的输入端用于接收第三门极驱动信号，所述非门的输出端用于输出第三门极驱动信号的反相信号；第一单稳态触发器，具有输入端和输出端，所述第一单稳态触发器的输入端耦接于非门的输出端，用于接收第三门极驱动信号的反相信号，所述第一单稳态触发器根据第三门极驱动信号的反相信号产生第一触发信号，当所述第一单稳态触发器接收到到第三门极驱动信号的反相信号的上升沿，即第三门极驱动信号的下降沿时，所述第一触发信号为逻辑高，并持续至第一预设时间后翻转为逻辑低；第二单稳态触发器，具有输入端和输出端，所述第二单稳态触发器的输入端用于接收第三门极驱动信号，所述第二单稳态触发器根据第三门极驱动信号产生第二触发信号，当所述第二单稳态触发器接收到第三门极驱动信号的上升沿时，所述第二触发信号为逻辑高，并持续至第二预设时间后翻转为逻辑低；第三单稳态触发器，具有输入端和输出端，所述第三单稳态触发器的输入端用于接收第二门极驱动信号，所述第三单稳态触发器根据第二门极驱动信号产生第三触发信号，当所述第二单稳态触发器接收到第二门极驱动信号的上升沿时，所述第三触发信号为逻辑高，并持续至第三预设时间后翻转为逻辑低；第一RS触发器，具有置位端、复位端和输出端，所述置位端耦接于第一单稳态触发器的输出端，用于接收第一触发信号，所述复位端耦接于第三单稳态触发器的输出端，用于接收第...

【专利技术属性】
技术研发人员：龚军勇，张健，
申请(专利权)人：成都芯源系统有限公司，
类型：发明
国别省市：四川,51