用于ESD防护的可控硅整流器制造技术

本发明专利技术提供一种用于ESD防护的可控硅整流器，包括：p型衬底、nwell区、横跨nwell区与pwell区交界处的低触发区，设置在nwell区表面的至少一个N+P+区单元，设置在所述pwell区表面的至少一个P+N+区单元，任意一个N+P+区单元中的N+区与P+区相切，相邻的两个N+P+区单元相切；低触发区的一侧相切于至少一个N+P+区单元中最右侧的P+区的右侧，或者相切于至少一个P+N+区单元中最左侧的N+区的左侧，且低触发区不同时相切于所述N+P+区单元和所述P+N+区单元，本发明专利技术提出的一种ESD用SCR阴极优化结构对于实现电流能力最大化，抗Latch‑up效应有着明显的优势。

【技术实现步骤摘要】
用于ESD防护的可控硅整流器
本专利技术属于电子科学与
，主要用于静电泄放(ElectroStaticDischarge，简称为ESD)防护技术。进一步说是一种对SCR结构的阴极注入的优化，通过增加寄生泄放通路而提高维持电压的方法以及相关器件结构。
技术介绍
ESD即静电泄放，是一种古老的自然现象。ESD存在于人们日常生活的各个角落。而就是这样习以为常的电学现象对于精密的集成电路来讲却是致命的威胁。随着集成电路制造工艺的提高，其最小线宽已经下降到亚微米甚至纳米的级别，在带来芯片性能提高的同时，其抗ESD打击能力也大幅度降低，而器件使用的环境却没有改变，因此静电对IC的损害更严重。ESD的产生大多数能够对集成电路产生非致命性的损伤，从而降低集成电路的寿命，可靠性，进而引起系统功能的退化，这对实现大规模高可靠集成造成很大阻碍。晶闸管(SCR)结构是一种具有最强ESD能力的器件。SCR的使用能够大大降低ESD模块占集成电路的面积，降低成本，提高鲁棒性。但低触发电压晶闸管(LVTSCR)结构具有强snapback现象，如图1所示，该现象会引起强latch-up问题导致SCR不能被安全地采用。所谓snapback现象指的是：当ESD器件达到击穿电压Vt1时，器件发生雪崩击穿，器件内产生大量非平衡载流子，这些非平衡载流子对器件产生了电导调制作用，使得原本是高阻(甚至绝缘)的ESD器件变成一个低阻通路。从IV图形上看，如图1所示，电压在达到Vt1后，电流迅速增大的同时电压却在降低。但是电压不会一直降低到0V，而是到达某个最小电压Vh(即维持电压)后，ESD器件完成电导调制，进入开态，器件由阻断状态变为一个低阻通路来泄放电荷。如果ESD器件维持电压Vh比理想工作区的最大电压Vd大，如图1所示，ESD器件的IV曲线和理想工作区无交集，即电源电压或信号高电平并不足以提供使得ESD器件发生latch-up的电压，则ESD器件不会发生latch-up现象。但是如果ESD器件维持电压Vh比理想工作区的最大电压Vd小，ESD器件的IV曲线和理想工作区有交集，就会引起强latch-up问题，使得ESD器件不能被安全地采用。所谓的latch-up问题指的是：ESD器件中寄生的PNP管和NPN管相互提供基极电流，进入闭环放大态，此时的ESD器件由于电导调制作用变成一个低电阻，并且不能自关断。如此便使得正常电路中的电源电压或信号高电平直接被ESD器件短接到地，这样理想工作区的最大电压由ESD器件决定，被ESD器件钳位在较低电压。因此，消除latch-up效应就是SCR器件被可靠应用前的一道必解难题。研究结果表明，当LVTSCR的维持电压高于电源电压，其各种瞬态引起的效应会随之消除，但由于电压的提高会提高功耗，使得SCR强ESD鲁棒性的优点被削减。因此，为了折中latch-up与ESD鲁棒性的矛盾，一种双通道阴极优化的SCR器件被提出，该器件能够获得可调的维持电压以及ESD鲁棒性，并通过阴极块的数量调整Vh的大小与阴极面积的大小，从而协调器件的抗latch-up能力与电流能力。通过图1所示的ESD设计窗口实现功能。
技术实现思路
鉴于以上所述现有技术的缺点，本专利技术的目的在于提供一种用于ESD防护的可控硅整流器。为实现上述专利技术目的，本专利技术技术方案如下：一种用于ESD防护的可控硅整流器，所述可控硅整流器包括P型衬底、设置在P型衬底上的nwell区和与所述nwell区右边缘相切的pwell区、横跨所述nwell区与所述pwell区交界处的低触发区，设置在所述nwell区表面的至少一个N+P+区单元，以及设置在所述pwell区表面的至少一个P+N+区单元，设置在所述至少一个N+P+区单元上的阳极和设置在所述至少一个P+N+区单元上的阴极；所述至少一个N+P+区单元中最左侧N+区的左侧与所述nwell区的左侧边缘相切，任意一个所述N+P+区单元中的N+区与P+区相切，相邻的两个所述N+P+区单元相切；所述至少一个P+N+区单元中最右侧P+区的右侧与所述pwell区的右侧边缘相切，任意一个所述P+N+区单元中的P+区与N+区相切，相邻的两所述P+N+区单元相切；所述低触发区的一侧相切于所述至少一个N+P+区单元中最右侧的P+区的右侧，或者所述低触发区的一侧相切于所述至少一个P+N+区单元中最左侧的N+区的左侧，且所述低触发区不同时相切于所述至少一个N+P+区单元和所述至少一个P+N+区单元。作为优选方式，所述低触发区为低触发P+区与低触发N+区中的一种；当所述低触发区为低触发P+区时，所述低触发区的一侧相切于所述至少一个P+N+区单元中最左侧的N+区的左侧；当所述低触发区为低触发N+区时，所述低触发区的一侧相切于所述至少一个N+P+区单元中最右侧的P+区的右侧。作为优选方式，连接所述至少一个N+P+区单元中最左侧的N+区的表面与所述至少一个N+P+区单元中的每一个P+区的表面形成所述阳极；连接所述至少一个P+N+区单元中最右侧的P+区表面与所述至少一个P+N+区单元中的每一个N+区的表面形成所述阴极。作为优选方式，所述低触发区的宽度大于所述至少一N+P+区单元中的每一个P+区和每一个N+区的宽度，且所述低触发区的宽度大于所述至少一个P+N+区单元中的每一个N+区和每一个P+区的宽度。本专利技术的有益效果为：本专利技术提出的一种可控硅整流器对于实现电流能力最大化，抗Latch-up效应有着明显的优势。附图说明图1为ESD设计窗口。图2为本专利技术实施例1的器件结构图。图3为本专利技术实施例2的器件结构图。图4为本专利技术实施例3的器件结构图。图5为本专利技术实施例4的器件结构图。图6为本专利技术实施例5的器件结构图。图7为本专利技术提出的器件结构的应用电路图。图8为本专利技术器件结构不同数量N+P+重复单元的仿真结果对比图。图9为本专利技术器件结构不同数量N+P+重复单元的时域仿真结果对比图。其中，01为p型衬底；02为nwell区；03为pwell区、11为第一N+接触区、12为第二N+接触区、14为低触发N+区、21为第一P+区、22为第二P+区、24为低触发P+区，31为器件阳极，32为器件阴极。具体实施方式以下通过特定的具体实例说明本专利技术的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本专利技术的其他优点与功效。本专利技术还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本专利技术的精神下进行各种修饰或改变。实施例1如图2所示，一种用于ESD防护的可控硅整流器，包括：p型衬底01、在p型衬底上注入的nwell区02、与nwell区02右边缘相切的pwell区03、在nwell区02表面注入的第一N+接触区11、与第一N+接触区11右边缘相切的第一P+区21；第一N+接触区11和第一P+区21构成一个N+P+区单元，第一N+接触区11与第一P+区21表面用金属短接，构成器件阳极31；还包括在pwell区03表面注入的与其右边缘相切的第二P+区22、与第二P+区22左边缘相切的第二N+接触区12、相邻的第二P+区22和第二N+接触区12构成一个P+N+区单元，第二N+接触区12、第二P+区22相连构成器件阴极32，低触发P本文档来自技高网...

【技术保护点】
一种用于ESD防护的可控硅整流器，其特征在于：所述可控硅整流器包括P型衬底、设置在P型衬底上的nwell区和与所述nwell区右边缘相切的pwell区、横跨所述nwell区与所述pwell区交界处的低触发区，设置在所述nwell区表面的至少一个N+P+区单元，以及设置在所述pwell区表面的至少一个P+N+区单元，设置在所述至少一个N+P+区单元上的阳极和设置在所述至少一个P+N+区单元上的阴极；所述至少一个N+P+区单元中最左侧N+区的左侧与所述nwell区的左侧边缘相切，任意一个所述N+P+区单元中的N+区与P+区相切，相邻的两个所述N+P+区单元相切；所述至少一个P+N+区单元中最右侧P+区的右侧与所述pwell区的右侧边缘相切，任意一个所述P+N+区单元中的P+区与N+区相切，相邻的两所述P+N+区单元相切；所述低触发区的一侧相切于所述至少一个N+P+区单元中最右侧的P+区的右侧，或者所述低触发区的一侧相切于所述至少一个P+N+区单元中最左侧的N+区的左侧，且所述低触发区不同时相切于所述至少一个N+P+区单元和所述至少一个P+N+区单元。

【技术特征摘要】
1.一种用于ESD防护的可控硅整流器，其特征在于：所述可控硅整流器包括P型衬底、设置在P型衬底上的nwell区和与所述nwell区右边缘相切的pwell区、横跨所述nwell区与所述pwell区交界处的低触发区，设置在所述nwell区表面的至少一个N+P+区单元，以及设置在所述pwell区表面的至少一个P+N+区单元，设置在所述至少一个N+P+区单元上的阳极和设置在所述至少一个P+N+区单元上的阴极；所述至少一个N+P+区单元中最左侧N+区的左侧与所述nwell区的左侧边缘相切，任意一个所述N+P+区单元中的N+区与P+区相切，相邻的两个所述N+P+区单元相切；所述至少一个P+N+区单元中最右侧P+区的右侧与所述pwell区的右侧边缘相切，任意一个所述P+N+区单元中的P+区与N+区相切，相邻的两所述P+N+区单元相切；所述低触发区的一侧相切于所述至少一个N+P+区单元中最右侧的P+区的右侧，或者所述低触发区的一侧相切于所述至少一个P+N+区单元中最左侧的N+区的左侧，且所述低触发区不同时相切于所述...

【专利技术属性】
技术研发人员：乔明，齐钊，肖家木，王正康，毛焜，张波，
申请(专利权)人：电子科技大学，上海晶丰明源半导体股份有限公司，
类型：发明
国别省市：四川,51