一种提高耐压范围的MOSFET器件及其制备方法技术

本发明专利技术提供一种提高耐压范围的MOSFET器件及其制备方法，该器件包括半导体基板、元胞区和终端保护区，所述半导体基板包括第一导电类型衬底和位于第一导电类型衬底上方的第一导电类型漂移层；所述第一导电类型漂移层上方设有源极金属与栅极金属，所述源极金属与第一导电类型源区和第二导电类型基区欧姆接触，所述栅极金属与元胞沟槽内的沟槽栅结构电连接。元胞区的有源元胞采用沟槽结构，终端保护区内设置若干终端沟槽，终端沟槽内导电多晶硅与第一导电类型漂移层上方的栅极金属欧姆接触，相当于终端保护技术中的场板，并且把场板的电位通过沟槽内的导电多晶硅延伸到第一导电类型漂移层间，更能有效提高耐压范围，与现有工艺兼容，安全可靠。

【技术实现步骤摘要】
一种提高耐压范围的MOSFET器件及其制备方法
本专利技术涉及一种MOSFET器件，尤其是一种提高耐压范围的MOSFET器件及其制备方法，属于半导体器件的

技术介绍
现代功率器件的基本要求是能够耐高压且大电流工作。其中，硅基功率MOSFET通常是通过并联大量的MOS单元形成宽长比大的MOS功率器件，以保证实现大电流工作。但是,对于高压工作的MOSFET来说,位于器件中间的各并联MOS单元间的表面电压大致相同，而位于边界（即终端）的MOS单元与衬底表面的电压却相差很大,往往引起表面电场过于集中造成了器件的边缘击穿。因此,为了保证硅基功率MOSFET能够在高压下正常工作,通常需要在器件边界处采取措施即结终端保护技术,来减小表面电场强度，提高MOS功率器件PN结击穿电压。目前结终端保护技术主要有场扳(FieldPlate,简称FP)、场限环(FieldLimitingRing,简称FLR)、结终端扩展(JunctionTerminationExtention,简称JTE)和横向变掺杂(VariationofLateralDoping,简称VLD)等。其中,FP和FLR组合使用是一种改善表面击穿特性常用的有效方法。FP可以有效地抑制表面电荷引起的低击穿，FLR则可以减缓平面结曲率效应造成的PN结击穿,并且它们结构简单，工艺兼容性好，FP和FLR的结合使用显然可以提高功率MOSFET的整体耐压性能。利用结终端扩展和横向变掺杂可以用较小的终端面积(相对于场限环而言)获得较高的平面结击穿电压。但也有明显的缺点,无论是结终端扩展还是横向变掺杂,从实际结构看它们都增加了PN结面积,所以反向漏电流和结电容都会增大,与场限环技术一样,对于界面电荷也是非常敏感的。因此这两种结终端技术中表面钝化及面电荷防止技术都非常关键,否则会引起击穿电压的下降,难以得到好的重复性,不利于大规模生产。
技术实现思路
本专利技术的目的是解决上述问题，提供一种提高耐压范围的MOSFET器件及其制备方法。本专利技术提供采用的技术方案是：一种提高耐压范围的MOSFET器件，包括半导体基板、元胞区和终端保护区，所述元胞区位于半导体基板的中心区，所述终端保护区环绕在所述元胞区的周围，所述半导体基板包括第一导电类型衬底和位于第一导电类型衬底上方的第一导电类型漂移层；所述元胞区内的有源元胞采用沟槽结构，在元胞沟槽内设置沟槽栅结构；所述元胞沟槽侧壁外上方设有第二导电类型基区，所述第二导电类型基区位于第一导电类型漂移层内且与相应的元胞沟槽侧壁接触；在相邻元胞沟槽间侧壁外上方的第二导电类型基区内均设置第一导电类型源区，第一导电类型源区与相应元胞沟槽的侧壁接触；所述终端保护区内设置若干终端沟槽，所述终端沟槽位于第一导电类型漂移层内，所述终端沟槽和元胞沟槽内均设置导电多晶硅和绝缘氧化层，所述导电多晶硅通过绝缘氧化层与沟槽的侧壁和底壁绝缘隔离；邻近元胞区的终端沟槽与邻近终端保护区的元胞沟槽侧壁外上方的第二导电类型基区接触。进一步地，所述第一导电类型漂移层上方设有源极金属与栅极金属，所述源极金属与第一导电类型源区和第二导电类型基区欧姆接触，所述栅极金属与元胞沟槽内的沟槽栅结构电连接，与终端沟槽内的导电多晶硅欧姆接触。进一步地，所述元胞沟槽和终端沟槽的深度为0.9μm-1.5μm，宽度为0.3μm-1.5μm。进一步地，所述终端沟槽内绝缘氧化层的厚度与元胞沟槽内绝缘氧化层的厚度一致。进一步地，所述第一导电类型衬底与第一导电类型漂移层之间设有第一导电类型辅助层，第一导电类型辅助层的厚度为1μm-3μm。进一步地，所述半导体基板的材料包括硅。进一步地，其制备方法包括如下步骤：步骤1：提供具有第一导电类型的半导体基板，选择性地掩蔽和刻蚀第一导电类型漂移层；步骤2：对元胞沟槽和终端沟槽进行绝缘氧化层的生长；步骤3：进行沟槽栅准备工艺，形成沟槽栅结构和导电多晶硅；步骤4：进行第二导电类型杂质离子的注入，扩散后形成第二导电类型基区；步骤5：进行第一导电类型杂质离子的注入，得到第一导电类型源区；步骤6：淀积金属层，得到源极金属与栅极金属。本专利技术具有以下有益效果：元胞区的有源元胞采用沟槽结构，终端保护区内设置若干终端沟槽，终端沟槽内导电多晶硅与第一导电类型漂移层上方的栅极金属欧姆接触，相当于终端保护技术中的场板(FieldPlate,简称FP)，并且把场板的电位通过沟槽内的导电多晶硅延伸到第一导电类型漂移层间，更能有效提高耐压范围，与现有工艺兼容，安全可靠。附图说明图1为本专利技术的结构示意图。图2-图7为本专利技术具体实施工艺步骤剖视图，其中：图2为本专利技术得到元胞沟槽的剖视图；图3为本专利技术得到沟槽绝缘氧化层的剖视图；图4为本专利技术得到多晶硅填充孔后的剖视图；图5为本专利技术得到第二导电类型基区的剖视图；图6为本专利技术得到第一导电类型源区后的剖视图；图7为本专利技术得到源极金属、栅极金属后的剖视图。附图标记说明：附图为N型功率MOSFET器件；虚线左边为元胞区、虚线右边为终端区、201-N+衬底、202-N型辅助层、203-N型漂移层、204-绝缘氧化层、205-导电多晶硅、206-P型基区、207-N+源区、208-元胞区源极金属、209-元胞区栅极金属、210-终端区栅极金属。对于N型功率MOSFET器件，第一导电类型指N型，第二导电类型为P型；对于P型功率MOSFET器件，第一导电类型与第二导电类型所指的类型与N型半导体器件正好相反。具体实施方式下面结合具体附图和实施例对本专利技术作进一步说明。如图1所示，一种提高耐压范围的MOSFET器件，包括半导体基板、元胞区和终端保护区，所述元胞区位于半导体基板的中心区，所述终端保护区环绕在所述元胞区的周围，所述半导体基板包括第一导电类型衬底和位于第一导电类型衬底上方的第一导电类型漂移层；所述元胞区内的有源元胞采用沟槽结构，在元胞沟槽内设置沟槽栅结构；所述元胞沟槽侧壁外上方设有第二导电类型基区，所述第二导电类型基区位于第一导电类型漂移层内且与相应的元胞沟槽侧壁接触；在相邻元胞沟槽间侧壁外上方的第二导电类型基区内均设置第一导电类型源区，第一导电类型源区与相应元胞沟槽的侧壁接触；所述终端保护区内设置若干终端沟槽，所述终端沟槽位于第一导电类型漂移层内，所述终端沟槽和元胞沟槽内均设置导电多晶硅和绝缘氧化层，所述导电多晶硅通过绝缘氧化层与沟槽的侧壁和底壁绝缘隔离；邻近元胞区的终端沟槽与邻近终端保护区的元胞沟槽侧壁外上方的第二导电类型基区接触。所述第一导电类型漂移层上方设有源极金属与栅极金属，所述源极金属与第一导电类型源区和第二导电类型基区欧姆接触，所述栅极金属与元胞沟槽内的沟槽栅结构电连接，与终端沟槽内的导电多晶硅欧姆接触。所述元胞沟槽和终端沟槽的深度为0.9μm-1.5μm，宽度为0.3μm-1.5μm。所述终端沟槽内绝缘氧化层的厚度与元胞沟槽内绝缘氧化层的厚度一致。所述第一导电类型衬底与第一导电类型漂移层之间设有第一导电类型辅助层，第一导电类型辅助层的厚度为1μm-3μm。所述半导体基板的材料包括硅。其制备方法包括如下步骤：步骤1：提供具有第一导电类型的半导体基板，选择性地掩蔽和刻蚀第一导电类型漂移层，得到元胞沟槽和终端沟槽，如图2；步骤2：对元胞沟槽和终端沟槽进行本文档来自技高网...

【技术保护点】
一种提高耐压范围的MOSFET器件，包括半导体基板、元胞区和终端保护区，其特征在于：所述元胞区位于半导体基板的中心区，所述终端保护区环绕在所述元胞区的周围，所述半导体基板包括第一导电类型衬底和位于第一导电类型衬底上方的第一导电类型漂移层；所述元胞区内的有源元胞采用沟槽结构，在元胞沟槽内设置沟槽栅结构；所述元胞沟槽侧壁外上方设有第二导电类型基区，所述第二导电类型基区位于第一导电类型漂移层内且与相应的元胞沟槽侧壁接触；在相邻元胞沟槽间侧壁外上方的第二导电类型基区内均设置第一导电类型源区，第一导电类型源区与相应元胞沟槽的侧壁接触；所述终端保护区内设置若干终端沟槽，所述终端沟槽位于第一导电类型漂移层内，所述终端沟槽和元胞沟槽内均设置导电多晶硅和绝缘氧化层，所述导电多晶硅通过绝缘氧化层与沟槽的侧壁和底壁绝缘隔离；邻近元胞区的终端沟槽与邻近终端保护区的元胞沟槽侧壁外上方的第二导电类型基区接触。

【技术特征摘要】
1.一种提高耐压范围的MOSFET器件，包括半导体基板、元胞区和终端保护区，其特征在于：所述元胞区位于半导体基板的中心区，所述终端保护区环绕在所述元胞区的周围，所述半导体基板包括第一导电类型衬底和位于第一导电类型衬底上方的第一导电类型漂移层；所述元胞区内的有源元胞采用沟槽结构，在元胞沟槽内设置沟槽栅结构；所述元胞沟槽侧壁外上方设有第二导电类型基区，所述第二导电类型基区位于第一导电类型漂移层内且与相应的元胞沟槽侧壁接触；在相邻元胞沟槽间侧壁外上方的第二导电类型基区内均设置第一导电类型源区，第一导电类型源区与相应元胞沟槽的侧壁接触；所述终端保护区内设置若干终端沟槽，所述终端沟槽位于第一导电类型漂移层内，所述终端沟槽和元胞沟槽内均设置导电多晶硅和绝缘氧化层，所述导电多晶硅通过绝缘氧化层与沟槽的侧壁和底壁绝缘隔离；邻近元胞区的终端沟槽与邻近终端保护区的元胞沟槽侧壁外上方的第二导电类型基区接触。2.根据权利要求1所述的一种提高耐压范围的MOSFET器件，其特征在于：所述第一导电类型漂移层上方设有源极金属与栅极金属，所述源极金属与第一导电类型源区和第二导电类型基区欧姆接触，所述栅极金属与元胞沟槽内的沟槽栅结构电连接，与终端沟槽内的导电多...

【专利技术属性】
技术研发人员：陈利，张军亮，姜帆，刘玉山，徐承福，
申请(专利权)人：福建晋润半导体技术有限公司，
类型：发明
国别省市：福建,35