一种带有衬底埋层的半导体装置及其制造方法制造方法及图纸

本发明专利技术公开了一种带有衬底埋层的半导体装置及其制造方法，其特征在于，包括重掺杂第一导电类型衬底层、轻掺杂第一导电类型外延层、第二导电类型保护环区、第一导电类型衬底埋层和场介质层。所述第一导电类型衬底埋层覆盖于重掺杂第一导电类型衬底层之上的部分表面。所述轻掺杂第一导电类型外延层覆盖于第一导电类型衬底埋层之上。所述轻掺杂第一导电类型外延层还覆盖于重掺杂第一导电类型衬底层之上的部分表面。所述第二导电类型保护环区覆盖于轻掺杂第一导电类型外延层之上的部分表面。所述场介质层覆盖于轻掺杂第一导电类型外延层之上的部分表面。

【技术实现步骤摘要】
一种带有衬底埋层的半导体装置及其制造方法
本专利技术涉及功率半导体电力电子器件
，具体是一种带有衬底埋层的半导体装置及其制造方法。
技术介绍
高电压、大功率、纵向结构的肖特基整流器、超势垒整流器、功率MOS、功率FRD等功率半导体电力电子器件，广泛应用于功率转换器和电源中。对于功率半导体电力电子器件，不断降低正向导通压降、提高电流密度、提高可靠性要求成为器件发展的重要趋势。传统纵向结构的肖特基整流器、超势垒整流器、功率MOS、功率FRD等功率半导体电力电子器件通常采用在高浓度衬底上形成一层低浓度的外延层作为耐受电压的载体，同时该外延层也贡献了导通电阻的绝大部分，因此进一步降低正向导通压降受到限制。同时，外延层和衬底层的高杂质浓度差也容易导致低的可靠性。对于大功率纵向结构的电力电子器件，终端耐压结构通常采用保护环和场板的方式，其面积远远小于有源区，由于曲率效应，终端耐压结构的提前击穿会进一步降低器件的可靠性。
技术实现思路
本专利技术的目的是解决现有技术中，正向导通压降高、电流密度低和可靠性不足等问题。为实现本专利技术目的而采用的技术方案是这样的，一种带有衬底埋层的半导体装置，其特征在于，包括重掺杂第一导电类型衬底层、轻掺杂第一导电类型外延层、第二导电类型保护环区、第一导电类型衬底埋层和场介质层。所述第一导电类型衬底埋层覆盖于重掺杂第一导电类型衬底层之上的部分表面。所述轻掺杂第一导电类型外延层覆盖于第一导电类型衬底埋层之上。所述轻掺杂第一导电类型外延层还覆盖于重掺杂第一导电类型衬底层之上的部分表面。所述第二导电类型保护环区覆盖于轻掺杂第一导电类型外延层之上的部分表面。所述场介质层覆盖于轻掺杂第一导电类型外延层之上的部分表面。一种带有衬底埋层的半导体装置的制造方法，其特征在于，包括以下步骤：1)利用第一掩膜层形成第一导电类型衬底埋层的图形,并注入第一导电类型的杂质。2)将轻掺杂第一导电类型外延层覆盖于重掺杂第一导电类型衬底层之上。3)将场介质层覆盖于轻掺杂第一导电类型外延层之上。4)利用第二掩膜层形成闭合环形结构的第二导电类型保护环区。其环形环绕部分为有源区。5)利用第三掩膜层刻蚀所述有源区上方的场介质层。进一步，所述第二导电类型保护环区为闭合状的环形结构。环形包围的中间区域为有源区。进一步，所述场介质层位于有源区外部。所述第一导电类型衬底埋层位于有源区内部。进一步，所述第一导电类型衬底埋层为一个独立的连通区域或多个独立的连通区域。所述第一导电类型衬底埋层与第二导电类型保护环区不接触。进一步，所述场介质层还覆盖于第二导电类型保护环区之上的部分表面。进一步，在所述步骤5)后,根据具体器件的不同要求,采用相应的工艺在有源区内形成不同结构器件，所述器件包括肖特基整流器、超势垒整流器、功率MOS或功率FRD。本专利技术的技术效果是毋庸置疑的,本专利技术进一步提高肖特基整流器、超势垒整流器、功率MOS、功率FRD等功率半导体电力电子器件的性能：具有降低正向导通压降、提高电流密度、提高可靠性等优点。附图说明图1为本专利技术实施例的新装置1剖面结构示意图；图2为本专利技术实施例的新装置2剖面结构示意图；图中：重掺杂第一导电类型衬底层10、轻掺杂第一导电类型外延层20、第二导电类型保护环区21、第一导电类型衬底埋层22和场介质层30。具体实施方式下面结合实施例对本专利技术作进一步说明，但不应该理解为本专利技术上述主题范围仅限于下述实施例。在不脱离本专利技术上述技术思想的情况下，根据本领域普通技术知识和惯用手段，做出各种替换和变更，均应包括在本专利技术的保护范围内。实施例1：一种带有衬底埋层的半导体装置，其特征在于，包括重掺杂第一导电类型衬底层10、轻掺杂第一导电类型外延层20、第二导电类型保护环区21、第一导电类型衬底埋层22和场介质层30。所述第一导电类型衬底埋层22覆盖于重掺杂第一导电类型衬底层10之上的部分表面。所述第一导电类型衬底埋层22为一个独立的连通区域或多个独立的连通区域。所述第一导电类型衬底埋层22与第二导电类型保护环区21不接触。所述轻掺杂第一导电类型外延层20覆盖于第一导电类型衬底埋层22之上。所述轻掺杂第一导电类型外延层20还覆盖于重掺杂第一导电类型衬底层10之上的部分表面。所述第二导电类型保护环区21覆盖于轻掺杂第一导电类型外延层20之上的部分表面。所述第二导电类型保护环区21为闭合状的环形结构。环形包围的中间区域为有源区。所述场介质层30覆盖于轻掺杂第一导电类型外延层20之上的部分表面。所述场介质层30位于有源区外部。所述第一导电类型衬底埋层22位于有源区内部。所述场介质层30还覆盖于第二导电类型保护环区21之上的部分表面。特别的，对于100V的肖特基整流器应用，所述主要步骤中典型参数的选取为：第一导电类型为N型，第二导电类型为P型。N+型衬底层为掺杂浓度19次方以上的砷杂质衬底、N型外延层为杂质浓度2×1015cm-3的磷杂质外延层，厚度为7.5微米；P型保护环区采用剂量3×1013cm-2的硼注入后1100度退火形成；N型衬底埋层注入采用剂量3×1015cm-2、能量60KeV的磷注入；场介质层约1微米。实施例2：制作实施例1中的一种带有衬底埋层的半导体装置，其特征在于，包括以下步骤：1)利用第一掩膜层形成第一导电类型衬底埋层22的图形,并注入第一导电类型的杂质。2)将轻掺杂第一导电类型外延层20覆盖于重掺杂第一导电类型衬底层10之上。3)将场介质层30覆盖于轻掺杂第一导电类型外延层20之上。4)利用第二掩膜层形成闭合环形结构的第二导电类型保护环区21。其环形环绕部分为有源区。5)利用第三掩膜层刻蚀所述有源区上方的场介质层30。在步骤5)后,根据具体器件的不同要求,采用相应的工艺在有源区内形成不同结构器件，所述器件包括肖特基整流器、超势垒整流器、功率MOS或功率FRD实施例3：采用实施例2中的制作方法制作带有衬底埋层的半导体装置。其中，第一导电类型为N型，第二导电类型为P型。特别的，对于100V的肖特基整流器应用，如图1所示，本实施例制作出的一种带有衬底埋层的半导体装置，其特征在于：包括N+型衬底层10、N型外延层20、P+型保护环区21、N型衬底埋层22和场介质层30。所述P型保护环区21覆盖于N型外延层20的部分区域。P型保护环区21是闭合的环形结构，其环绕的中间区域称为有源区。所述P型保护环区21采用剂量3×1013cm-2的硼注入后1100度退火形成；所述N型衬底埋层22覆盖于N+型衬底层10之上；所述N型衬底埋层注入采用剂量3×1015cm-2、能量60KeV的磷注入。所述N型衬底埋层22是一个独立的连通区域；所述N型衬底埋层22位于有源区之内；所述N型衬底埋层22与P型保护环区21不接触；所述N型外延层20覆盖于N+型衬底层10之上的部分表面，还覆盖于N型衬底埋层22之上；所述N+型衬底层10为掺杂浓度19次方以上的砷杂质衬底；所述N型外延层20为杂质浓度2×1015cm-3的磷杂质外延层；所述场介质层30覆盖于N型外延层20之上的部分表面。所述场介质层30位于有源区外。所述场介质层30还覆盖于P型保护环区21之上的部分表面；所述场介质层30与N型衬底埋层22不接触。所述场介质层30约1微米。根据本实施例制本文档来自技高网...

【技术保护点】
一种带有衬底埋层的半导体装置，其特征在于，包括重掺杂第一导电类型衬底层（10）、轻掺杂第一导电类型外延层（20）、第二导电类型保护环区（21）、第一导电类型衬底埋层（22）和场介质层（30）；所述第一导电类型衬底埋层（22）覆盖于重掺杂第一导电类型衬底层（10）之上的部分表面；所述轻掺杂第一导电类型外延层（20）覆盖于第一导电类型衬底埋层（22）之上；所述轻掺杂第一导电类型外延层（20）还覆盖于重掺杂第一导电类型衬底层（10）之上的部分表面；所述第二导电类型保护环区（21）覆盖于轻掺杂第一导电类型外延层（20）之上的部分表面；所述场介质层（30）覆盖于轻掺杂第一导电类型外延层（20）之上的部分表面。

【技术特征摘要】
1.一种带有衬底埋层的半导体装置，其特征在于，包括重掺杂第一导电类型衬底层（10）、轻掺杂第一导电类型外延层（20）、第二导电类型保护环区（21）、第一导电类型衬底埋层（22）和场介质层（30）；所述第一导电类型衬底埋层（22）覆盖于重掺杂第一导电类型衬底层（10）之上的部分表面；所述轻掺杂第一导电类型外延层（20）覆盖于第一导电类型衬底埋层（22）之上；所述轻掺杂第一导电类型外延层（20）还覆盖于重掺杂第一导电类型衬底层（10）之上的部分表面；所述第二导电类型保护环区（21）覆盖于轻掺杂第一导电类型外延层（20）之上的部分表面；所述场介质层（30）覆盖于轻掺杂第一导电类型外延层（20）之上的部分表面。2.一种带有衬底埋层的半导体装置的制造方法，其特征在于，包括以下步骤：1）利用第一掩膜层形成第一导电类型衬底埋层（22）的图形,并注入第一导电类型的杂质；2）将轻掺杂第一导电类型外延层（20）覆盖于重掺杂第一导电类型衬底层（10）之上；3）将场介质层（30）覆盖于轻掺杂第一导电类型外延层（20）之上；4）利用第二掩膜层形成闭合环形结构的第二导电类型保护...

【专利技术属性】
技术研发人员：陈文锁，欧宏旗，钟怡，杨婵，张培健，刘建，
申请(专利权)人：重庆中科渝芯电子有限公司，
类型：发明
国别省市：重庆,50