包括电介质层的半导体器件制造技术

一种半导体器件包括：衬底上的堆叠结构，所述堆叠结构包括彼此交替地堆叠的层间绝缘层和第一栅电极；穿透所述堆叠结构的开口中的半导体层；所述半导体层和所述堆叠结构之间的第一电介质层；以及所述堆叠结构中更靠近所述衬底而不是所述第一栅电极的下部图案，所述下部图案包括面对所述第一电介质层的第一表面以及面对所述堆叠结构的第二表面，所述第二表面与所述第一表面限定了锐角，其中所述第一电介质层包括面对所述堆叠结构的第一部分和面对所述下部图案的第一表面的第二部分，所述第二部分的厚度大于所述第一部分的厚度。

【技术实现步骤摘要】
包括电介质层的半导体器件相关申请的交叉引用2016年10月13日在韩国知识产权局提交的题为“包括电介质层的半导体器件”的韩国专利申请No.10-2016-0132750通过引用全部并入本文中。
本公开内容涉及一种包括电介质层的半导体器件及其制造方法。
技术介绍
为了改进半导体器件的集成度，已经研发了一种NAND闪存器件，其包括沿与衬底的上表面垂直的方向设置的字线以及在穿过所述字线的孔中设置的电介质层和沟道层。
技术实现思路
根据本公开的一个方面，提供了一种半导体器件。所述半导体器件包括：在衬底上设置的堆叠结构。所述堆叠结构包括彼此交替地堆叠的层间绝缘层和第一栅电极。半导体层设置在穿透所述层间绝缘层和所述第一栅电极的开口中。第一电介质层插入在所述半导体层和所述堆叠结构之间。下部图案设置为更靠近所述衬底而不是所述第一栅电极。所述下部图案包括面对所述第一电介质层的第一表面和面对所述堆叠结构同时与所述第一表面形成锐角的第二表面。所述第一电介质层包括面对所述堆叠结构的第一部分以及面对所述下部图案的第一表面并且厚度大于所述第一部分的厚度的第二部分。根据本公开的一个方面，提供了一种半导体器件。所述半导体器件包括：在衬底上设置的堆叠结构。所述堆叠结构包括彼此交替地堆叠的层间绝缘层和字线。设置穿透所述字线和所述层间绝缘层的半导体层。设置第一电介质层，所述第一电介质层包括插入在所述半导体层和所述堆叠结构之间的第一部分以及从所述第一部分弯曲并且厚度比所述第一部分的厚度大的第二部分。设置下部图案，所述下部图案设置为更靠近所述衬底而不是所述字线，同时位于所述衬底上。根据本公开的一个方面，提供了一种半导体器件。所述半导体器件包括：在衬底上设置的堆叠结构。所述堆叠结构包括彼此交替地堆叠的层间绝缘层和字线。设置穿透所述堆叠结构的孔。将竖直结构设置在所述孔中。所述竖直结构包括设置在所述孔中的半导体层、所述半导体层和所述堆叠结构之间的第一电介质层以及接触所述半导体层的上部区域的焊盘。下部图案设置为更靠近所述衬底而不是所述字线。所述第一电介质层包括面对所述堆叠结构的第一部分和面对所述下部图案的第二部分，所述第二部分的厚度大于所述第一部分的厚度。根据本公开的一个方面，提供了一种半导体器件。根据本公开的一个方面，提出了一种半导体器件。所述半导体器件包括：衬底上的堆叠结构，所述堆叠结构包括彼此交替地堆叠的层间绝缘层和第一栅电极；穿过所述堆叠结构的开口中的半导体层；所述半导体层和所述堆叠结构之间的第一电介质层，所述第一电介质层包括沿所述堆叠结构的侧壁的第一部分和从所述第一部分弯曲并且厚度大于所述第一部分的厚度的第二部分；以及下部图案，在所述开口中并且与所述第一电介质层的第二部分的底部接触。附图说明通过参考附图详细描述示例性实施例，特征对于本领域普通技术人员将变得显而易见，在附图中：图1示出了根据示例实施例的半导体器件的透视图；图2示出了根据示例实施例的图1的半导体器件的改进示例的部分放大视图；图3A至图3C和图4示出了用于说明根据示例实施例的半导体器件的改进的图1的部分“C”的部分放大视图；图5A示出了根据示例实施例的半导体器件的示例的截面图；图5B示出了根据示例实施例的半导体器件的改进示例的截面图；图6示出了根据另一示例实施例的半导体器件的透视图；图7A示出了根据另一示例实施例的半导体器件的示例的截面图；图7B示出了根据另一示例实施例的半导体器件的改进示例的截面图；图8示出了根据另一示例实施例的半导体器件的截面图；图9A示出了根据另一示例实施例的半导体器件的示例的截面图；图9B示出了根据另一示例实施例的半导体器件的改进示例的截面图；图10A至图10I示出了制造根据示例实施例的半导体器件的方法中的多个阶段的截面图；图11A和图11B示出了制造根据另一示例实施例的半导体器件的方法中的多个阶段的截面图；图12A至图12C示出了制造根据另一示例实施例的半导体器件的方法中的多个阶段的截面图；图13示出了制造根据另一示例实施例的半导体器件的方法中的多个阶段的截面图；图14A至图14K示出了制造根据另一示例实施例的半导体器件的方法中的多个阶段的视图；以及图15A至图15C示出了制造根据另一示例实施例的半导体器件的方法中的多个阶段的截面图。具体实施方式图1是根据示例实施例的半导体器件1的透视图。图1中的部分“A”和“B”是示出图1的透视图中开口15和竖直结构51部分的放大平面图。参考图1，根据示例实施例的半导体器件1可以包括衬底3、衬底3上的堆叠结构72、穿透堆叠结构72的开口15、开口15中的竖直结构51以及与竖直结构51的至少一部分接触的下部图案18。衬底3可以是由例如硅等的半导体材料形成的半导体衬底。堆叠结构72可以包括彼此交替地堆叠在衬底3上的层间绝缘层6和栅电极69。栅电极69可以由例如TiN的金属氮化物和/或例如钨(W)的金属形成。层间绝缘层6可以由例如氧化硅形成。栅电极69可以包括第一栅电极69w、第一栅电极69w下面的第二栅电极69g以及第一栅电极69w上的第三栅电极69s。栅电极69可以是非易失性存储器件的栅电极，例如NAND闪存器件。例如，第二栅电极69g可以是接地选择栅电极，第三栅电极69s可以是串选择栅电极，并且第二栅电极69g和第三栅电极69s之间的第一栅电极69w可以包括字线。为了便于描述，在下文提供的描述中，将第一栅电极69w称作字线69w，将第二栅电极69g称作接地选择栅电极69g，并且将第三栅电极69s称作串选择栅电极69s。层间绝缘层6可以包括最下面的层间绝缘层6L和最上面的层间绝缘层6U。最下面的层间绝缘层6L可以插入在接地选择栅电极69g和衬底3之间。最上面的层间绝缘层6U可以覆盖串选择栅电极69s。在示例实施例中，可以将插入到字线69w中的最下面字线69w和层间绝缘层6中的接地选择栅电极69g之间的层间绝缘层称作下部层间绝缘层6a。下部层间绝缘层6a的厚度可以大于插入在字线69w之间的每一个层间绝缘层6的厚度。开口15可以穿透堆叠结构72以允许暴露衬底3的一部分。开口15可以在穿透堆叠结构72的同时延伸到衬底3中。下部图案18可以设置在开口15中。下部图案18上的竖直结构51和下部图案18可以填充开口15。开口15可以是孔。下部图案18可以与开口15所暴露的那部分衬底3接触。下部图案18可以设置为比字线69w的位置低。下部图案18可以设置为更靠近衬底3而不是字线69w。下部图案18可以具有面对接地选择栅电极69g的侧面。下部图案18可以由半导体材料或硅材料形成。下部图案18可以由从开口15所暴露的衬底3生长的外延材料层形成。外延材料层可以包括单晶硅材料。竖直结构51可以形成于开口15中的下部图案18上。竖直结构51可以包括核心图案45、焊盘48、半导体层42和电介质结构33。核心图案45、半导体层42和电介质结构33可以穿透字线69w并且穿透字线69w之间的层间绝缘层6。焊盘48可以设置为比串选择栅电极69s高，例如焊盘48可以在核心图案45的顶部上。半导体层42可以覆盖核心图案45的侧表面和底部表面。核心图案45和半导体层42可以穿透串选择栅电极69s和字线69w。半导体层42可以面对串选择栅电极69s和字本文档来自技高网...

【技术保护点】
一种半导体器件，包括：衬底上的堆叠结构，所述堆叠结构包括彼此交替地堆叠的层间绝缘层和第一栅电极；穿透所述堆叠结构的开口中的半导体层；所述半导体层和所述堆叠结构之间的第一电介质层；以及所述堆叠结构中更靠近所述衬底而不是所述第一栅电极的下部图案，所述下部图案包括面对所述第一电介质层的第一表面以及面对所述堆叠结构的第二表面，所述第二表面与所述第一表面限定了锐角，其中所述第一电介质层包括面对所述堆叠结构的第一部分和面对所述下部图案的第一表面的第二部分，所述第二部分的厚度大于所述第一部分的厚度。

【技术特征摘要】
2016.10.13 KR 10-2016-01327501.一种半导体器件，包括：衬底上的堆叠结构，所述堆叠结构包括彼此交替地堆叠的层间绝缘层和第一栅电极；穿透所述堆叠结构的开口中的半导体层；所述半导体层和所述堆叠结构之间的第一电介质层；以及所述堆叠结构中更靠近所述衬底而不是所述第一栅电极的下部图案，所述下部图案包括面对所述第一电介质层的第一表面以及面对所述堆叠结构的第二表面，所述第二表面与所述第一表面限定了锐角，其中所述第一电介质层包括面对所述堆叠结构的第一部分和面对所述下部图案的第一表面的第二部分，所述第二部分的厚度大于所述第一部分的厚度。2.根据权利要求1所述的半导体器件，其中所述第一电介质层的第二部分的厚度是所述第一电介质层的第一部分的厚度的1.5倍或以上。3.根据权利要求1所述的半导体器件，其中所述第一电介质层的第二部分在所述第一电介质层的下端，并且相对于所述第一电介质层的第一部分弯曲。4.根据权利要求1所述的半导体器件，其中所述下部图案包括半导体材料或硅材料。5.根据权利要求1所述的半导体器件，还包括第二电介质层和第三电介质层，所述第二电介质层在所述第一电介质层和所述第三电介质层之间，并且所述第三电介质层在所述第二电介质层和所述半导体层之间。6.根据权利要求1所述的半导体器件，其中所述第一电介质层的第一部分包括下部区域和上部区域，所述下部区域的厚度大于所述上部区域的厚度。7.根据权利要求1所述的半导体器件，还包括位于所述第一栅电极下方同时设置在所述衬底上的第二栅电极，所述开口穿透所述第二栅电极，并且所述下部图案在所述开口中且包括面对所述第二栅电极的侧表面。8.根据权利要求7所述的半导体器件，其中所述下部图案包括从所述下部图案的上部凹陷的凹陷部分，所述凹陷部分与所述半导体层接触。9.根据权利要求8所述的半导体器件，其中所述凹陷部分比所述第二栅电极的下表面的高度高。10.根据权利要求1所述的半导体器件，其中所述下部图案的第二表面与所述衬底的上表面垂直。11.根据权利要求1所述的半导体器件，其中所述下部图案的第二表面与所述衬底的上表面平行。12.根据权利要求1所述的半导体器件，其中所述开口包括第一孔区域和第二孔区域，所述第二孔区域在所述第一孔区域和所述衬底之间，所述第一孔区域在顶视图中基本上是圆形的，并且所述第二孔区域在顶视图中具有扭曲的圆形形状。13.一种半导体器件，包括：衬底上的堆叠结构，所述堆叠结构包括彼此交替地堆叠的层间绝缘层和字线；半导体层，穿透所述堆叠结构的所述字线和所述层间绝缘层；第一电介质层，包括插入在所述半导体层和所述堆叠结构之间的第一部分、以及从所述第一部分弯曲并且厚度比所述第一部分的厚度大的第二部分；以及所述衬底上的下部图案，所述下部图案更靠近所述...

【专利技术属性】
技术研发人员：崔至薰，金成吉，金智美，金重浩，金泓奭，南泌旭，安宰永，林汉镇，
申请(专利权)人：三星电子株式会社，
类型：发明
国别省市：韩国,KR