一种静电保护用LEMDS_SCR器件制造技术

技术编号:17782215 阅读:32 留言:0更新日期:2018-04-22 12:17
本发明专利技术公开了一种静电保护用LEMDS_SCR器件,包括深埋氧层、P型陷区、衬底和N型漂移区,所述衬底位于所述深埋氧层的上方,所述P型陷区和N型漂移区位于所述衬底的表面,所述N型漂移区远离P型陷区的一侧具有P+掺杂区和N+掺杂区,所述P+掺杂区和N+掺杂区的下方设置有一个嵌入的P+注入区,所述嵌入的P+注入区位于N型漂移区里面。本发明专利技术通过在P+掺杂区与N+掺杂区下掺杂嵌入的P+注入区,使得N+区域/P+注入区率先发生雪崩击穿,产生的大量非平衡载流子再进一步去触发N漂移区/P+衬底的反向PN结,从而使得寄生SCR加速开启,将瞬态的过冲电压钳位在一个安全的值,从而对内部核心电路的栅氧化层起到有效的保护作用。

【技术实现步骤摘要】
一种静电保护用LEMDS_SCR器件
本专利技术涉及微电子领域,特别涉及一种静电保护用LEMDS_SCR器件。
技术介绍
随着半导体卡紧日趋小型化、高密度和多功能,特别像便携式产品等对主板面积要求比较严格,很容易受到静电放电(Electro-Staticdischarge,ESD)的影响,在SOI工艺下的横向扩散金属氧化物半导体可控硅保护器件(Laterallydiffusedmetaloxidesemiconductor-Siliconcontrolledrectifier,LDMOS-SCR)广泛应用于LDMOS的ESD保护,在人体放电模式(Human-BodyModel,HBM)事件下能起到有效的ESD保护作用。但是在组件充电模式(Charged-DeviceModel,CDM)事件下LDMOS-SCR却不能起到有效的保护作用,这主要是因为CDM事件的特点是速度快、过充大,但是LDMOS-SCR其开启时间较长,在CDM事件到来时不能及时开启,导致电压过冲击穿栅氧化层从而造成内部核心电路的瘫痪。如图1所示,为了改善LDMOS的抗ESD性能,可以采用内嵌SCR的LDMOS结构(LDMOS_SCR),即在传统的LDMOS结构中的漏端增加一个P+注入区来增加一个寄生的SCR,利用SCR优越的ESD性能来泄放大电流。然而,这种LDMOS_SCR结构的维持电压Vhold相比于普通LDMOS的Vhold电压值大大降低,远低于高压功率管的电源电压,从而易导致器件正常工作时发生闩锁(latch_up),使得器件不受前级驱动的控制,甚至导致器件损毁。因而现有技术还有待改进和提高。
技术实现思路
鉴于上述现有技术的不足之处,本专利技术的目的在于提供一种静电保护用LEMDS_SCR器件,可以在CDM事件下更快开启,将瞬态的过冲电压钳位在一个安全的值,从而对内部核心电路的栅氧化层起到有效的保护作用。为了达到上述目的,本专利技术采取了以下技术方案:一种静电保护用LEMDS_SCR器件,包括深埋氧层、P型陷区、衬底和N型漂移区,所述衬底位于所述深埋氧层的上方,所述P型陷区和N型漂移区位于所述衬底的表面,所述N型漂移区远离P型陷区的一侧具有P+掺杂区和N+掺杂区,所述P+掺杂区和N+掺杂区的下方设置有一个嵌入的P+注入区,所述嵌入的P+注入区位于N型漂移区里面。所述的静电保护用LEMDS_SCR器件中,所述P+掺杂区与所述N+掺杂区相邻,所述P+掺杂区相比N+掺杂区更靠近P型陷区。所述的静电保护用LEMDS_SCR器件中,所述P型陷区具有与源极金属相连的N+源区和P+接触区,所述P+接触区与所述N+源区不接触。所述的静电保护用LEMDS_SCR器件中,所述P型陷区和所述N型漂移区相互接触或不接触。所述的静电保护用LEMDS_SCR器件中,所述P+掺杂区和N+掺杂区均位于所述嵌入的P+注入区的表面上。所述的静电保护用LEMDS_SCR器件中,所述衬底为P+衬底。相较于现有技术,本专利技术提供的静电保护用LEMDS_SCR器件,包括深埋氧层、P型陷区、衬底和N型漂移区,所述衬底位于所述深埋氧层的上方,所述P型陷区和N型漂移区位于所述衬底的表面,所述N型漂移区远离P型陷区的一侧具有P+掺杂区和N+掺杂区,所述P+掺杂区和N+掺杂区的下方设置有一个嵌入的P+注入区,所述嵌入的P+注入区位于N型漂移区里面。本专利技术通过在P+掺杂区与N+掺杂区下掺杂嵌入的P+注入区,使得N+区域/P+注入区率先发生雪崩击穿,产生的大量非平衡载流子再进一步去触发N漂移区/P+衬底的反向PN结,从而使得寄生SCR加速开启,将瞬态的过冲电压钳位在一个安全的值,从而对内部核心电路的栅氧化层起到有效的保护作用。附图说明图1为现有的LEMDS_SCR器件的结构图。图2为本专利技术提供的静电保护用LEMDS_SCR器件的结构图。图3为LEMDS_SCR器件的测试系统的等效原理图。图4为现有的LEMDS_SCR器件与本专利技术提供的静电保护用LEMDS_SCR器件的测试开启时间对比图。具体实施方式本专利技术提供一种静电保护用LEMDS_SCR器件,可以在CDM事件下更快开启,将瞬态的过冲电压钳位在一个安全的值,从而对内部核心电路的栅氧化层起到有效的保护作用。为使本专利技术的目的、技术方案及效果更加清楚、明确,以下参照附图并举实施例对本专利技术进一步详细说明。应当理解,此处所描述的具体实施例仅用以解释本专利技术,并不用于限定本专利技术。请参阅图2,本专利技术提供的一种静电保护用LEMDS_SCR器件,包括深埋氧层1、P型陷区2、衬底3和N型漂移区4,所述衬底3位于所述深埋氧层1的上方,所述P型陷区2和N型漂移区4位于所述衬底3的表面,所述N型漂移区4远离P型陷区2的一侧具有P+掺杂区5和N+掺杂区6,本专利技术通过在N型漂移区4,即LDMOS-SCR器件结构的漏端引入了N+掺杂区6,增加了漏区的偏置电阻,使漏区形成正向偏置的PN结,在ESD事件到来时,可以很好的缩短开启时间,提高LDMOS-SCR器件的开启速度。进一步来说,本专利技术在所述P+掺杂区5和N+掺杂区6的下方设置有一个嵌入的P+注入区7,所述嵌入的P+注入区7位于N型漂移区4里面,在CDM事件发生时,N+掺杂区6/P+注入区7相对于N型漂移区4/衬底2有着较高的掺杂浓度使得其率先发生雪崩击穿,产生的大量非平衡载流子流经源区的P+引出端,因为偏置寄生SCR中的NPN所需要的电流是固定的,所以降低了对N型漂移区4/衬底2反向击穿所产生的非平衡在流子,进而降低了N型漂移区4/衬底的雪崩击穿电压,从而降低了整体的触发电压,从而使得寄生SCR可以加速开启,从而降低了LDMOS-SCR器件的开启时间,在CDM事件下可以起到有效的ESD保护作用。本专利技术通过在P+掺杂区与N+掺杂区下掺杂嵌入的P+注入区,使得N+区域/P+注入区率先发生雪崩击穿,产生的大量非平衡载流子再进一步去触发N漂移区/P+衬底的反向PN结,从而使得寄生SCR加速开启,将瞬态的过冲电压钳位在一个安全的值,从而对内部核心电路的栅氧化层起到有效的保护作用。具体来说,请参阅图2,所述P+掺杂区5与所述N+掺杂区6相邻,所述P+掺杂区5相比N+掺杂区6更靠近P型陷区3。优选的实施例中,所述P型陷区3具有与源极金属相连的N+源区8和P+接触区9,所述P+接触区9与所述N+源区8不接触。进一步的实施例中,所述P型陷区3和所述N型漂移区4相互接触或不接触,本专利技术对此不作限定。请参阅图2,本专利技术中所述P+掺杂区5和N+掺杂区6均位于所述嵌入的P+注入区7的表面上,通过在漏区P+掺杂区5与N+掺杂区6下掺杂嵌入的P+注入区7,使得N+掺杂区6/P+注入区7率先发生雪崩击穿,产生的大量非平衡载流子再进一步去触发N型漂移区4/衬底2的反向PN结,从而使得寄生SCR加速开启。开启之后嵌入的P+注入区7还能够在漏区附近起到很好的整流作用,使得漏区附近的电流分布的更均匀。优选的实施例中,所述衬底为P+衬底。在具体对LEMDS_SCR器件的开启时间进行测试时,请参阅图3,首先设置一个可以有效的模拟CDM事件的打击效果的超快传输线脉冲(Very-fastTransmissionLinePulsing,VF-TLP)测试系统。系统中给本文档来自技高网
...
一种静电保护用LEMDS_SCR器件

【技术保护点】
一种静电保护用LEMDS_SCR器件,包括深埋氧层、P型陷区、衬底和N型漂移区,所述衬底位于所述深埋氧层的上方,所述P型陷区和N型漂移区位于所述衬底的表面,其特征在于,所述N型漂移区远离P型陷区的一侧具有P+掺杂区和N+掺杂区,所述P+掺杂区和N+掺杂区的下方设置有一个嵌入的P+注入区,所述嵌入的P+注入区位于N型漂移区里面。

【技术特征摘要】
1.一种静电保护用LEMDS_SCR器件,包括深埋氧层、P型陷区、衬底和N型漂移区,所述衬底位于所述深埋氧层的上方,所述P型陷区和N型漂移区位于所述衬底的表面,其特征在于,所述N型漂移区远离P型陷区的一侧具有P+掺杂区和N+掺杂区,所述P+掺杂区和N+掺杂区的下方设置有一个嵌入的P+注入区,所述嵌入的P+注入区位于N型漂移区里面。2.根据权利要求1所述的静电保护用LEMDS_SCR器件,其特征在于,所述P+掺杂区与所述N+掺杂区相邻,所述P+掺杂区相比N+掺杂区更靠近P型陷区。3.根据...

【专利技术属性】
技术研发人员:张立国孟庆晓傅博
申请(专利权)人:深圳震有科技股份有限公司
类型:发明
国别省市:广东,44

网友询问留言 已有0条评论
  • 还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。

1