具有快速恢复保护的静电放电保护环制造技术

本公开涉及一种静电放电(ESD)保护结构，其可向一个或多个高电压电路部件提供快速恢复保护。ESD保护结构可以沿着高电压电路(202)的周边区域(204)诸如驱动器电路的高侧栅极驱动器集成。ESD保护结构包括与高电压装置的PN结(359)接合的双极晶体管结构(350)，该双极晶体管结构(350)被配置为在ESD事件期间将ESD电流放电。双极晶体管结构具有与PN结重叠的集电极区域(361)、嵌入足够的夹持电阻以发动快速恢复保护的基极区域(373)以及用于将ESD电流放电的发射极区域(354)。

【技术实现步骤摘要】
具有快速恢复保护的静电放电保护环
技术介绍
电动机器包括用于控制一个或多个电动机的操作的驱动器电路。这些驱动器电路中的每个可以包括高侧栅极驱动器和低侧栅极驱动器。高侧栅极驱动器被配置为将低电压输入信号(例如，小于15V)转换成高电压信号，以用于在电压可以从0V摆动到600V的高侧开关的栅极处传送。低侧栅极驱动器被配置为将低电压输入信号传送到低侧开关的栅极(例如，小于15V)。这些高电压信号和低电压信号被传送到电动负载以用于控制一个或多个电动机操作。在静电放电(ESD)事件期间，高侧栅极驱动器可能在短时间段内接收大量的电流。如果ESD电流没有完全耗散，则可能在高侧栅极驱动器内产生大量的电压积聚。这种高电压积聚可能会对高侧栅极驱动器造成损害，并且其可能对操作电动机器的操作人员有危害。为了防止高侧栅极驱动器内部积聚高ESD电压，可部署若干个ESD保护装置。然而，这些ESD保护装置通常尺寸大，并且在驱动器电路具有显著的面积限制的情况下可能是面积低效的。
技术实现思路
本公开描述了与静电放电(ESD)保护结构的制造有关的系统和技术，该结构向一个或多个高电压电路部件提供快速恢复保护。所公开的ESD保护结构是尺寸有效的，因为它可以沿着高电压电路的周边区域诸如驱动器电路的高侧栅极驱动器集成。所公开的ESD保护结构包括与高电压装置的PN结接合的双极晶体管结构，该双极晶体管结构被配置为在ESD事件期间将ESD电流放电。双极晶体管结构具有靠近PN结的集电极区域，嵌入足够的夹持电阻(pinchresistance)以发动快速恢复保护的基极区域，以及用于将ESD电流放电的发射极区域。有利地，所公开的ESD保护结构可以防止由高电压(例如，1kV或更高)和高电流密度(例如，1μA/μm)表征的ESD事件，而不会在集成电路管芯上施加显著的面积损失。在一个实施方式中，例如，本公开引入具有半导体衬底、掩埋层和周边结构的集成电路。半导体衬底具有第一导电类型并且具有限定电路区域和横向围绕电路区域的周边区域的顶表面。掩埋层形成在半导体衬底的顶表面下方。掩埋层位于电路区域内且与周边区域相邻。该埋层具有与第一导电类型相反的第二导电类型。周边结构位于周边区域内且与顶表面相邻。周边结构包括具有第一导电类型的第一接触区域和具有第二导电类型的第二接触区域。第二接触区域介于掩埋层和第一接触区域之间。在另一个实施方式中，例如，本公开引入具有半导体衬底、二极管、横向漏极金属氧化物半导体(LDMOS)晶体管和周边结构的集成电路。半导体衬底具有P型掺杂剂并且具有限定电路区域和横向围绕电路区域的周边区域的顶表面。二极管具有位于电路区域内且与周边区域相邻的阴极区域。阴极区域包括N型掺杂剂。LDMOS晶体管位于电路区域内且与周边区域相邻，LDMOS晶体管具有与阴极区域分离的横向漏极区域。横向漏极区域也包括N型掺杂剂。周边结构位于周边区域内且与顶表面相邻。周边结构包括具有P型掺杂剂的第一接触区域和具有N型掺杂剂的第二接触区域。第二接触区域介于第一接触区域和阴极区域之间，并且其还介于第一接触区域和横向漏极区域之间。附图说明图1示出了根据本公开的一个方面的驱动器集成电路的示意图。图2示出了根据本公开的一个方面的驱动器集成电路的顶部展示图。图3A至图3C示出了根据本公开的一个方面的周边结构的横截面视图。图4示出了说明根据本公开的一个方面的由周边结构传导的快速恢复电流的电流-电压(IV)图。图5A示出了根据本公开的一个方面的静电放电(ESD)装置的顶部展示图。图5B示出了根据本公开的另一方面的另一静电放电(ESD)装置的顶部展示图。各附图中的相似附图标记指示相似的元件。在附图和下面的描述中阐述了本公开的一个或多个实施方式的细节。这些附图不是按比例绘制的，它们仅仅是为了说明本公开而提供的。阐述具体细节、关系和方法以提供对本公开的理解。其它特征和优点可以从描述和附图以及权利要求书中显而易见。具体实施方式图1示出了根据本公开的一个方面的驱动器集成电路100的示意图。驱动器集成电路100包括低电压控制电路(LVC)110、高侧栅极驱动器电路(HSGD)120和低侧栅极驱动器电路(LSGD)130。通常，驱动器集成电路100用作后端系统(未示出)和电动负载(未示出)之间的接口。后端系统被配置为生成用于驱动电动负载的一个或多个控制信号。驱动器集成电路100被配置为对用于传送到电动负载的控制信号进行处理和电平移位。此外，驱动器集成电路100保护后端系统免受由电动负载生成的高电压和浪涌电流的影响。LVC110使用EN/NC焊盘、HI焊盘、LI焊盘和VSS焊盘与后端系统接合。EN/NC焊盘被配置为从后端系统接收使能信号。使能信号被配置为指示驱动器集成电路100是否可以在没有EN引脚连接的情况下被操作。如果EN引脚被连接，则可以为操作而启用或禁用。HI焊盘被配置为从后端系统接收高侧输入信号。如果高侧输入信号具有高状态，则该高侧输入信号被配置为将HO引脚驱动到高电压，并且如果它具有低状态，则其被配置为将HO引脚驱动到低电压(例如，0V)。LI焊盘被配置为从后端系统接收低侧输入信号。类似于高侧输入信号，低侧输入信号被配置为通过控制LO输出以驱动低侧开关。VSS焊盘被配置为从后端系统或外部电压源接收接地电源电压(VSS)。LSGD130使用VDD焊盘和COM焊盘与后端系统接合。VDD焊盘被配置为从后端系统或外部低电压源(例如，15V或更低)接收调节电压(VDD)。COM焊盘被配置为从后端系统接收公共信号。公共信号被配置为在某些应用中接收接地电源电压。LSGD130还使用LO焊盘与电动负载接合。特别地，LO焊盘被配置为将低侧输出信号传送到电动负载中的低侧栅极装置。低侧输出信号基于LI焊盘接收到的控制信号生成。HSGD120使用HO焊盘与电动负载接合，HO焊盘被配置为传送可从0V摆动到大约700V的信号。特别地，HO焊盘被配置为将高侧输出信号传送到电动负载中的高侧栅极装置。基于由LO焊盘接收的控制信号生成高侧输出信号。HSGD120包括第一横向漏极金属氧化物半导体(LDMOS)晶体管122和第二LDMOS晶体管124。集体地，第一LDMOS晶体管122和第二LDMOS晶体管124被配置为将来自HI焊盘的低电压输入信号(例如，15V或更小)转换以生成由HO焊盘传送的高电压(例如，大约700V)输出信号。HB焊盘用作与LGSD130中的VDD焊盘类似的功能，而HS焊盘用作与LGSD130中的COM焊盘类似的功能。通常，HB焊盘和HS焊盘之间的电位差基本上等于VDD焊盘和COM焊盘之间的电位差。与通常耦合到接地(例如0V)电源的COM焊盘不同，HS焊盘被配置为从0V到700V浮动。HSGD120被隔离以保护LVC110和LSGD130免受高电压操作和与高电压焊盘HB、HO和HS相关联的静电放电(ESD)事件的影响。尽管所有引脚(包括LVC110中的引脚)都可以引起ESD事件，但在LVC110中的引脚之间的ESD保护较少的关注，其中可以使用单独的ESD装置而没有相当大的尺寸损失。相比之下，保护LVC110免受LSGD130的ESD事件的影响可能需要大得多的ESD装置。在ESD事件期间，一方面可以在高电压焊盘HB、本文档来自技高网...

【技术保护点】
一种集成电路，包括：半导体衬底，其具有第一导电类型并具有限定电路区域和横向围绕所述电路区域的周边区域的顶表面；掩埋层，其在所述顶表面下方且位于所述电路区域内并且与所述周边区域相邻，所述掩埋层具有与所述第一导电类型相反的第二导电类型；以及周边结构，其位于所述周边区域内且与所述顶表面相邻，所述周边结构包括具有所述第一导电类型的第一接触区域和具有所述第二导电类型的第二接触区域，所述第二接触区域介于所述掩埋层和所述第一接触区域之间。

【技术特征摘要】
2016.10.12 US 15/291,5641.一种集成电路，包括：半导体衬底，其具有第一导电类型并具有限定电路区域和横向围绕所述电路区域的周边区域的顶表面；掩埋层，其在所述顶表面下方且位于所述电路区域内并且与所述周边区域相邻，所述掩埋层具有与所述第一导电类型相反的第二导电类型；以及周边结构，其位于所述周边区域内且与所述顶表面相邻，所述周边结构包括具有所述第一导电类型的第一接触区域和具有所述第二导电类型的第二接触区域，所述第二接触区域介于所述掩埋层和所述第一接触区域之间。2.根据权利要求1所述的集成电路，进一步包括：双极晶体管结构，其具有：集电极区域，其在所述掩埋层中；基极区域，其从所述第一接触区域延伸到所述半导体衬底的介于所述第二接触区域和所述掩埋层之间的部分；以及发射极区域，其在所述第二接触区域中。3.根据权利要求1所述的集成电路，其中所述第一接触区域和所述第二接触区域中的每个在所述周边区域内连续延伸并且横向围绕所述电路区域。4.根据权利要求1所述的集成电路，其中所述第一接触区域和所述第二接触区域中的每个在所述周边区域内被分段并且横向围绕所述电路区域。5.根据权利要求1所述的集成电路，其中所述周边结构包括：第二掩埋层，其具有所述第二导电类型，所述第二掩埋层在所述第一接触区域和所述第二接触区域下方延伸；以及掺杂区域，其具有所述第一导电类型和比所述半导体衬底更高的掺杂浓度，所述掺杂区域从所述第一接触区域延伸到所述第二掩埋层。6.根据权利要求1所述的集成电路，其中所述周边结构包括：掺杂区域，其具有所述第一导电类型和比所述半导体衬底更高的掺杂浓度，所述掺杂区域介于所述第二接触区域和所述掩埋层之间。7.根据权利要求1所述的集成电路，进一步包括：横向漏极金属氧化物半导体晶体管即LDMOS晶体管，其在所述电路区域内，所述LDMOS晶体管具有：漏极接触区域，其与所述顶表面相邻；第一掺杂区域，其具有所述第二导电类型并从所述漏极接触区域延伸到所述掩埋层；源极接触区域，其位于所述周边结构和所述漏极接触区域之间；以及第二掺杂区域，其具有所述第二导电类型并从所述掩埋层延伸到与所述源极接触区域相邻的所述顶表面。8.根据权利要求1所述的集成电路，进一步包括：二极管，其具有：阴极接触区域，其在所述电路区域内并与所述顶表面相邻；掺杂区域，其具有所述第二导电类型并从所述阴极接触区域延伸到所述掩埋层；以及阳极区域，其从所述第一接触区域延伸到所述半导体衬底的介于所述第二接触区域和所述掩埋层之间的部分。9.根据权利要求1所述的集成电路，进一步包括：第一电极，其被配置为接收高于1kV的电压；掺杂区域，其具有所述第二导电类型并在所述第一电极和所述掩埋层之间建立放电路径；以及第二电极，其被配置为接收接地电源电压，并且所述第二电极耦合到所述第一接触区域和所述第二接触区域以延伸所述放电路径。10.根据权利要求1所述的集成电路，其中所述第一导电类型是P型，并且所述第二导电类型是N型。11.一种集成电路，包括：半导体衬底，其具有P型掺杂剂并具有限定电路区域和横向围绕所述电路区域的周边区域的顶表面；二极管，其具有位于所述电路区域内且与所述周边区域相邻的阴极区域，所述阴极区域具有N型掺杂剂；横...

【专利技术属性】
技术研发人员：S·金，D·莱弗提斯，S·斯瑞达，S·彭德哈卡，
申请(专利权)人：德克萨斯仪器股份有限公司，
类型：发明
国别省市：美国,US