具有静电放电防护的感测芯片封装及其制造方法技术

本案涉及一种具有静电放电防护的感测芯片封装及其制造方法。该芯片封装包括一芯片与一基板。该芯片包括多个输入╱输出焊垫与多个静电放电保护焊垫，该基板包括多个输入╱输出接点与多个静电放电接点。每一输入╱输出焊垫经由一第一结合线连接到一对应的输入╱输出接点。每一静电放电保护焊垫经由一第二结合线连接到一对应的静电放电接点。连接静电放电保护焊垫与静电放电接点的结合线的顶点较连接输入╱输出焊垫与输入╱输出接点的结合线的顶点，更接近该芯片封装的上表面。因此，一种完美的静电放电防护效应可通过导引静电放电经由结合线到静电放电接点，而不是经由输入╱输出接点而达成。

【技术实现步骤摘要】
具有静电放电防护的感测芯片封装及其制造方法
本专利技术关于一种芯片封装及制造该芯片封装的方法，特别是关于一种感测芯片封装，其具有强化静电放电(Electro-StaticDischarge，ESD)防护能力，以及制造该感测芯片封装的方法。
技术介绍
集成电路很容易受到静电放电损害，这种损害可能于制造过程中、运输中或不可操控的情况或使用环境下发生。许多静电放电标准，如人体放电模式(HumanBodyModel，HBM)、机器放电模式(MachineModel，MM)，及充电组件模式(ChargedDeviceModel，CDM)，已被建立用来确认电子设备于制造过程中的性能与强健性。遵从上述静电放电标准的程序，如封装、运输、放置及焊接，都在该设备暴露于静电放电状况受到限制的环境中执行。这些标准确保了集成电路能于制成过程中免于静电放电损伤，并接着组装为一个系统。然而，现今系统中某些重要的改变增加了其中静电放电损害的可能性。制程的小型化与相应几何结构改变导致提供充足的在芯片防护非常困难，改变应用环境造成对更高的静电放电防护需求。举例来说，笔记本电脑、智能型手机、USB随身碟，以及其它的手持设备都使用于不可控制的环境中，而人们在该环境接触输入╱输出接脚及╱或感测组件(某些感测集成电路)。这些原因导致了额外系统层级的静电放电保护设计对裸露组件来说越来越重要。一种用于裸露的感测集成电路(如指纹感测芯片)的常见应用技术说明于第1图中。一指纹感测芯片10设计上具有一静电放电保护结构接近上表面(如一静电放电格网)。至少一静电放电保护焊垫11连接到该静电放电保护结构且用于导通由静电放电来源，如手指，诱发的静电放电电流。静电放电保护焊垫将不会用来传输讯号以操作指纹感测芯片10。当指纹感测芯片10装设到一印刷电路板12上时，印刷电路板12上必须有一个对应的静电放电释放接点13。静电放电保护焊垫11由一结合线14连接到静电放电释放接点13。在所有焊垫都连接到对应的接点后，其间连接的所有的焊垫、接点与结合线都被一模制化合物15(封装到一系统中)所密封。这种技术很容易实现。如果一静电放电源(如人体手指)放置于指纹感测芯片10的表面，累积的电荷将经由静电放电保护结构被释放到印刷电路板12，进一步到外部环境、静电放电保护焊垫11、结合线14及静电放电释放接点13中。如果该静电放电源接触到大部分的密封区域，因不导电材料很厚，可以抵御导致绝缘击穿的电应力，封装的指纹感测芯片可免于静电放电危害。如果静电放电源接近输入╱输出结合线16弯弧的最高点，在该处模制化合物很薄，静电放电应力很高以致模制化合物中的电击穿可能会发生(类似避雷针的情况)，进一步让静电放电电流有机会经由输入╱输出焊垫17攻击指纹感测芯片。从而，输入╱输出结合线16弯弧最高点的四周区域易伤及封装指纹感测芯片静电放电的防护能力。为了解决上述问题，已有多篇前案提出相关的解决之道。请参阅第2图。一种指纹传感器的封装及其方法揭露于美国专利第8,736,001号中。一指纹传感器30包括一基板35、安装于基板35上的一指纹感测芯片34，及耦接该基板35与指纹感测芯片34的结合线32。指纹感测芯片34包括一指纹感测区于上表面。指纹传感器30包括一封装层33封装该指纹感测芯片34并覆盖该指纹感测区。封装层33包括一凹陷部37，用于接收使用者的手指。封装层33也包括一周边凸缘部38于基板35之上并环绕该指纹感测芯片34与结合线32。指纹传感器30包括一表框31于封装层上。该表框31可耦接到电路以作为一驱动电极，提供驱动电压到用户的手指。指纹传感器30包括导电线路36于基板35之上，用以耦接该表框31。表框31可包括一金属或另一导电材料。在某些例子中，静电放电防护电路可耦接到表框31。表框31被固定在封装材料的最上表面(比结合线最高点的高度还高)，而该封装材料意味感测区域表面与表框的上表面间的高差受限于结合线32的环高，而结合线32在正常情形下约100μm。使用表框31可保护指纹感测芯片34，免于机械性及╱或电子性的破坏。然而，表框31造成指纹传感器30一个额外的厚度，从而不适合需要扁及╱或薄外观的产品，如芯片卡或智能型手机。指纹感测芯片34必须包括表框31，因而增加了成本且限制了指纹感测芯片34的外观。另一个提供静电放电防护解决方案的前案显示于第3图，由美国专利公开号第2006/0071320号所揭露。一半导体设备50包括多个封装接脚51、一芯片52、多个第一结合焊垫53、多个第二结合焊垫54、多个第一结合线55，及多个第二结合线56。封装接脚51由一种导电材料所制造，进一步连接到外部电路。一半导体集成电路包括于芯片52中。该半导体集成电路最好包括一静电放电防护电路57与一输入╱输出电路58。该第一焊垫53与第二结合焊垫54两者皆为具有相同外观╱尺寸的电导通薄膜，且进一步为金属所制造。第一结合焊垫53与第二结合焊垫54形成于芯片52上，沿着芯片52周长具有固定间距。第一结合焊垫53形成于芯片52的周边部分，而第二结合焊垫54形成于周边部分之内。每一个第一结合焊垫53和某个第二结合焊垫54结成一对，保持着一个预订的距离。第一结合线55直接连接第一结合焊垫53与封装接脚51，用来当作两者间的讯号线。第二结合线56直接连接第二结合焊垫54与封装接脚51，用来当作两者间的讯号线。第二结合线56具有较第一结合线55足够长的长度。较长的结合线通常具有较高的寄生电感。因此，第二结合线56能提供比第一结合线55足够高的寄生电感。因而，例如当一静电放电造成一超额浪涌电压于封装接脚51时，全部的浪涌电流主要经第一结合焊垫53流向静电放电防护电路57。从而，连接到第二结合焊垫54的输入╱输出电路58能可靠地受保护，免于静电放电所导致的故障与毁坏。虽然该美国专利公开号第2006/0071320号提供一种精巧的技术来利用结合线不同的寄生电感旁通静电放电，然而，该方法不适用于封装具有主动区及结合焊垫于同(上)侧的传感器。关于芯片52的上表面，第一结合线55相对低于第二结合线56。因此，第二结合线56表现像避雷针，而一静电放电源接近芯片52的上表面。静电放电具有较高的机会打击第二结合线56，输入╱输出电路58可能会受损。目前仍没有合适的解决方案以解决上述静电放电防护问题。因此，亟待一种具有静电放电防护的芯片封装的创新设计。
技术实现思路
本段文字提取和编译本专利技术的某些特点。其它特点将被揭露于后续段落中。其目的在涵盖附加的权利要求之精神和范围中，各式的修改和类似的排列。为了解决上述问题，本专利技术提出种具有静电放电防护的芯片封装。该芯片封装包括：一芯片，包括：一功能操作单元；多个输入╱输出焊垫，连接到该功能操作单元；及多个静电放电保护焊垫，连接到该功能操作单元，用以导引累积于该芯片的电荷到该芯片的外部环境；一基板，用以承载该芯片，该基板的一上侧包括：多个输入╱输出接点，每一输入╱输出接点经由一第一结合线连接到一对应的输入╱输出焊垫，其中第一结合线到该芯片的上表面的环高小于一第一高度；及多个静电放电保护接点，每一静电放电保护接点经由一第二结合线连接到一对应的静电放电保护焊垫，其中第二结合线到该芯片的上表面的环高小于一第二高度。该本文档来自技高网...

【技术保护点】
一种具有静电放电防护的芯片封装，包括：一芯片，包括：一功能操作单元；多个输入╱输出焊垫，连接到该功能操作单元；及多个静电放电保护焊垫，连接到该功能操作单元，用以导引累积于该芯片的电荷到该芯片的外部环境；一基板，用以承载该芯片，该基板的一上侧包括：多个输入╱输出接点，每一输入╱输出接点经由一第一结合线连接到一对应的输入╱输出焊垫，其中第一结合线到该芯片的上表面的环高小于一第一高度；及多个静电放电保护接点，每一静电放电保护接点经由一第二结合线连接到一对应的静电放电保护焊垫，其中第二结合线到该芯片的上表面的环高小于一第二高度，其中该第一结合线的环高小于该第二结合线的环高。

【技术特征摘要】
2016.10.12 US 15/291,1111.一种具有静电放电防护的芯片封装，包括：一芯片，包括：一功能操作单元；多个输入╱输出焊垫，连接到该功能操作单元；及多个静电放电保护焊垫，连接到该功能操作单元，用以导引累积于该芯片的电荷到该芯片的外部环境；一基板，用以承载该芯片，该基板的一上侧包括：多个输入╱输出接点，每一输入╱输出接点经由一第一结合线连接到一对应的输入╱输出焊垫，其中第一结合线到该芯片的上表面的环高小于一第一高度；及多个静电放电保护接点，每一静电放电保护接点经由一第二结合线连接到一对应的静电放电保护焊垫，其中第二结合线到该芯片的上表面的环高小于一第二高度，其中该第一结合线的环高小于该第二结合线的环高。2.如权利要求1所述的芯片封装，进一步包括：一封装体，由一封装材料所制，覆盖至少一部分芯片、所述多个焊垫、所述多个结合线及一部分基板，其中该封装体的上表面到该芯片的上表面的一封装高度小于一第三高度。3.如权利要求1所述的芯片封装，其中该静电放电保护接点进一步连接到一静电放电保护装置。4.如权利要求3所述的芯片封装，其中该静电放电保护装置为静电放电主动网或瞬时电压抑制器(TransientVoltageSuppressor，TVS)。5.如权利要求2所述的芯片封装，其中该封装材料为模制化合物。6.如权利要求1所述的芯片封装，其中所有或部分的输入╱输出焊垫及静电放电保护焊垫沿该芯片周边的一直线实质交错排列...

【专利技术属性】
技术研发人员：谢忠澔，林继周，和正平，
申请(专利权)人：旭景科技股份有限公司，
类型：发明
国别省市：中国台湾,71